综合 硅 解决方案, 公司 — 1-800-379-4774
1
rev. 00A
08/11/05
ISSI
®
is61(64)lf12832a is64vf12832a
is61(64)lf12836a is61(64)vf12836a
is61(64)lf25618a is61(64)vf25618a
版权 © 2005 综合 硅 解决方案, 公司 全部 权利 保留. issi 储备金 这 右侧 至 制造 变更 至 这个 规格 和 其 产品 在 任何 时间
无 通知. issi 假设 否 责任 产生 出点 的 这 应用程序 或 使用 的 任何 信息, 产品 或 服务 已描述 此处. 客户 是 建议 至
获取 这 最新 版本 的 这个 设备 规格 之前 依赖 开启 任何 已发布 信息 和 之前 放置 订单 用于 产品.
特点
• 内部 自定时 写 循环
• 个人 字节 写 控制 和 全球 写
• 时钟 受控, 已注册 地址, 数据 和
控制
• 突发 顺序 控制 使用 模式 输入
•
三个 芯片 启用 选项 用于 简单 深度 expan-
锡宁
和 地址 流水线
• 普通 数据 输入 和 数据 产出
• 自动 掉电 期间 取消选择
• 单独 循环 取消选择
• 贪睡 模式 用于 降低功率 备用
• 电源 供应
lf: v
dd
3.3v+ 5%, v
DDQ
3.3v/2.5v+ 5%
vf: v
dd
2.5v -5% +10%, v
DDQ
2.5v -5% +10%
• 电子元件工业联合会 100-管脚 tqfp, 119-管脚 pbga, 和
165-管脚 pbga 软件包
• 汽车 温度 可用
• 无铅 可用
初步 信息
8月 2005
128k x 32, 128k x 36, 256k x 18
4 mb 同步 流通
静态 ram
描述
这
ISSI
is61(64)lf12832a, is64vf12832a,
is61(64)lf/vf12836a 和 is61(64)lf/vf25618a 是
高-速度, 低功耗 同步静态
RAMs
设计
至 提供 burstable,
高性能
记忆 用于 commu-
通信 和 联网 应用程序. 这
is61(64)lf12832a 是 有组织的 作为 131,072 字词 由 32
比特. 这 is61(64)lf/vf12836a 是 有组织的 作为 131,072
字词 由 36 比特. 这 is61(64)lf/vf25618a 是 有组织的
作为 262,144 字词 由 18 比特. 预制 与
ISSI
's
高级 cmos 技术, 这 设备 集成 一个 2-有点
突发 计数器, 高速 sram 核心, 和 高驱动
能力 产出 进入 一个 单独 单片 电路. 全部 syn-
时间 输入 通过 通过 寄存器 受控 由 一个
正-边缘-已触发 单独 时钟 输入.
写 循环次数 是 内部 自定时 和 是 已启动 由
这 上升 边缘 的 这 时钟 输入. 写 循环次数 可以 是 一个
至 四 字节数 宽 作为 受控 由 这 写 控制 输入.
分开 字节 启用 允许 个人 字节数 至 是 书面.
字节 写 操作 是 执行 由 使用 字节 写
启用 (
BWE
) 输入 合并 与 一个 或 更多 个人
字节 写 信号 (
BWx
). 入点 加法, 全球 写 (
GW
) 是
可用 用于 写作 全部 字节数 在 一个 时间, 无论如何 的 这
字节 写 控件.
突发 可以 是 已启动 与 要么
ADSP
(地址 状态
处理器) 或
ADSC
(地址 状态 高速缓存 控制器)
输入 针脚. 后续 突发 地址 可以 是 已生成
内部 和 受控 由 这
adv
(突发 地址 广告-
vance) 输入 管脚.
这 模式 管脚 是 已使用 至 选择 这 突发 顺序 订单,
线性 突发 是 已实现 当 这个 管脚 是 系紧 低.
交错 突发 是 已实现 当 这个 管脚 是 系紧 高 或
左 浮动.
快 访问权限 时间
符号 参数 -6.5 -7.5 单位
t
KQ
时钟 访问权限 时间 6.5 7.5 ns
t
KC
循环 时间 7.5 8.5 ns
频率 133 117 MHz
: 点此下载
