首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:1123926
 
资料名称:MPC92429
 
文件大小: 328K
   
说明
 
介绍:
400 MHz Low Voltage PECL Clock Synthesizer
 
 


: 点此下载
 
1
浏览型号MPC92429的Datasheet PDF文件第2页
2
浏览型号MPC92429的Datasheet PDF文件第3页
3
浏览型号MPC92429的Datasheet PDF文件第4页
4
浏览型号MPC92429的Datasheet PDF文件第5页
5
浏览型号MPC92429的Datasheet PDF文件第6页
6
浏览型号MPC92429的Datasheet PDF文件第7页
7
浏览型号MPC92429的Datasheet PDF文件第8页
8
浏览型号MPC92429的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
MPC93H51
rev 4, 10/2004
freescale 半导体
技术的 数据
© freescale 半导体, inc., 2004. 所有 权利 保留.
这个 文档 包含 确实 信息 在 一个 新 产品.
规格 和 信息 在此处 是 主题 至 改变 没有 注意.
低 电压 pll 时钟 驱动器
这 mpc93h51 是 一个 3.3 v 兼容, pll 为基础 时钟 发生器 targeted 为
高 效能 时钟 分发 系统. 和 输出 发生率 的 向上 至
解决方案 为 这 大多数 要求 时钟 tree 设计. 这 设备 提供 9 低 skew
时钟 输出.各自 是 configurable 至 支持 这 clocking needs 的 这 各种各样的
高-效能 微处理器 包含 这 powerquicc ii 整体的
交流 微处理器. 这 设备 雇用 一个 全部地 差别的 pll
设计 至 降低 循环-至-循环 和 长-期 jitter.
特性
9 输出 lvcmos pll 时钟 发生器
25 – 240 mhz 输出 频率 范围
全部地 整体的 pll
兼容 至 各种各样的 微处理器 此类 作 powerquicc ii
configurable 输出: 分隔-用-2, 4 和 8 的 vco 频率
lvpecl 和 lvcmos 兼容 输入
输出 使能/使不能运转 和 静态的 测试 模式 (pll 使能/使不能运转)
低 skew 特性: 最大 150 ps 输出-至-输出
32-含铅的 lqfp 包装
32-含铅的 铅-自由 包装 有
包围的 温度 范围 0°c 至 +70°c
管脚 &放大; 函数 兼容 和 这 mpc951
函数的 描述
ation 的 这 mpc93h51 需要 一个 连接 的 一个 的 这 设备 输出 至 这 ext_fb 输入 至 关闭 这 pll 反馈 path.
这 涉及 时钟 频率 和 这 输出 分隔物 为 这 反馈 path 决定 这 vco 频率. 两个都 必须 是 选择
至 相一致 这 vco 频率 范围. 和 有 输出 dividers 的 分隔-用-4 和 分隔-用-8, 这 内部的 vco 的 这
mpc93h51 是 运动 在 也 4x 或者 8x 的 这 涉及 时钟 频率. 这 频率 的 这 qa, qb, qc 和 qd 输出 是
也 一个 half, 一个 fourth 或者 一个 eighth 的 这 选择 vco 频率 和 能 是 配置 为 各自 输出 bank 使用 这
fsela, fselb, fselc 和 fseld 管脚, 各自. 这 有 output-to-input 频率 ratios 是 4:1, 2:1, 1:1, 1:2 和
1:4. 这 ref_sel 管脚 选择 这 差别的 lvpecl (pclk 和 pclk
) 或者 这 lvcmos 兼容 涉及 输入 (tclk).
这 mpc93h51 也 提供 一个 静态的 测试 模式 当 这 pll 使能 管脚 (pll_en) 是 牵引的 至 逻辑 低 状态. 在 测试 模式,
这 选择 输入 涉及 时钟 是 routed 直接地 至 这 输出 dividers bypassing 这 pll. 这 测试 模式 是 将 为 system
diagnostics, 测试 和 debug 目的. 这个 测试 模式 是 全部地 静态的, 和 这 最小 时钟 频率 规格 做 不 apply.
这 输出 能 是 无能 用 deasserting 这 oe管脚 (逻辑 高 状态). 在 pll 模式, deasserting oe导致 这 pll 至 loose
锁 预定的 至 非 反馈 信号 存在 在 ext_fb. asserting oe 将 使能 这 输出 和 关闭 这 阶段 锁 循环, 也
enabling 这 pll 至 recover 至 正常的 运作. 这 mpc93h51 是 3.3 v 兼容 和 需要 非 外部 循环 过滤 混合-
nents. 所有 输入 除了 pclk 和 pclk
接受 lvcmos 信号 当 这 输出 提供 lvcmos 兼容 水平 和 这
能力 至 驱动 terminated 50
传递 线条. 为 序列 terminated 传递 线条, 各自 的 这 mpc93h51 输出
能 驱动 一个 或者 二 查出 给 这 设备 一个 有效的 输出 的 1:18. 这 设备 是 packaged 在 一个 7x7 mm
2
32-含铅的 lqfp
包装.
应用 信息
这 全部地 整体的 pll 的 这 mpc93h51 准许 这 低 skew 输出 至 锁 面向 一个 时钟 输入 和 distribute 它 和 essen-
tially 零 传播 延迟 至 多样的 组件 在 这 板. 在 零-延迟 缓存区 模式, 这 pll 降低 阶段 补偿
在 这 输出 和 这 涉及 信号.
MPC93H51
低 电压 3.3 v
pll 时钟 发生器
fa 后缀
32-含铅的 lqfp 包装
情况 873a-03
交流 后缀
32-含铅的 lqfp 包装
铅-自由 包装
情况 873a-03
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com