初步
128k x 8 静态 ram
CY7C1019
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-05055 rev. ** 修订 8月 31, 2001
019
特点
• 高 速度
—t
AA
= 10 ns
• cmos 用于 最佳 速度/电源
• 中心 电源/接地 引出线
• 自动 掉电 当 取消选择
• 容易 记忆 扩展 与 ce
和 oe选项
功能 描述
这 cy7c1019 是 一个 高性能 cmos 静态 ram 或-
组织 作为 131,072 字词 由 8 比特. 容易 记忆 扩展
是 提供 由 一个 活动 低 芯片 启用 (ce
), 一个 活动 低
输出 启用 (oe
), 和 三态 驱动程序. 这个 设备 有
一个 自动 掉电 功能 那 显著 减少
电源 消费 当 取消选择.
写作 至 这 设备 是 已完成 由 服用 芯片 启用
(ce
) 和 写 启用 (我们) 输入 低. 数据 开启 这 八 我/o
针脚 (我/o
0
通过 我/o
7
) 是 然后 书面 进入 这 位置 规格-
已确定 开启 这 地址 针脚 (一个
0
通过 一个
16
).
阅读 从 这 设备 是 已完成 由 服用 芯片 en-
能 (ce
) 和 输出 启用 (oe) 低 同时 强迫 写
启用 (我们
) 高. 下 这些 条件, 这 内容 的
这 记忆 位置 指定 由 这 地址 针脚 将 出现
开启 这 我/o 针脚.
这 八 输入/输出 针脚 (我/o
0
通过 我/o
7
) 是 已放置 入点 一个
高阻抗 州 当 这 设备 是 取消选择 (ce
高), 这 产出 是 已禁用 (oe高), 或 期间 一个 写
操作 (ce
低, 和 我们低).
这 cy7c1019 是 可用 入点 标准 400-密耳-宽 sojs.
14
15
逻辑 块 图表
管脚
配置
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
色谱柱
解码器
行 解码器
感觉 安培数
输入 缓冲区
电源
向下
我们
oe
我/o
0
我/o
1
我/o
2
我/o
3
512 x 256 x 8
阵列
我/o
7
我/o
6
我/o
5
我/o
4
一个
0
一个
11
一个
13
一个
12
一个
一个
10
ce
一个
一个
16
一个
9
1
2
3
4
5
6
7
8
9
10
11
14
19
20
24
23
22
21
25
28
27
26
至p 六e?w
SOJ
12
13
29
32
31
30
16
15
17
18
一个
7
一个
1
一个
2
一个
3
ce
我/o
0
我/o
1
v
抄送
一个
13
一个
16
一个
15
oe
我/o
7
我/o
6
一个
12
一个
11
一个
10
一个
9
我/o
2
一个
0
一个
4
一个
5
一个
6
我/o
4
v
抄送
我/o
5
一个
8
我/o
3
我们
v
ss
一个
14
1019
–
1
1019
–
2
v
ss
选择 指南
7C1019–10 7C1019–12 7C1019–15
最大值 访问权限 时间 (ns) 10 12 15
最大值 操作 电流 (ma) 240 220 200
l 210 190 175
最大值 备用 电流 (ma) 10 10 10
l 1 1 1
阴影 区域 包含 预付款 信息.
: 点此下载
