初步
1-mbit (128k x 8) 静态 ram
CY7C1018DV33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05465 rev. *c 修订 january 11, 2005
特点
• 管脚- 和 功能兼容 与 cy7c1018cv33
•high 速度
—t
AA
= 8 ns
• 低 活动 电源
—I
抄送
= 75 ma @ 8 ns
• 低 cmos 备用 电源
—I
sb2
= 3 ma
• cmos 用于 最佳 速度/电源
• 中心 电源/接地 引出线
• 数据 保留 在 2.0v
• 自动 掉电 当 取消选择
• 容易 记忆 扩展 与 ce
和 oe选项
• 可用 入点 铅-免费 300-密耳-宽 32-管脚 soj
功能 描述
[1]
这 cy7c1018dv33 是 一个 高性能 cmos 静态
ram 有组织的 作为 131,072 字词 由 8 比特. 容易 记忆
扩展 是 提供 由 一个 活动 低 芯片 启用 (ce), 一个
活动 低 输出 启用 (oe
), 和 三态 驱动程序. 这个
设备 有 一个 自动 掉电 功能 那 显著
减少 电源 消费 当 取消选择.
写作 至 这 设备 是 已完成 由 服用 芯片 启用
(ce
) 和 写 启用 (我们) 输入 低. 数据 开启 这 八
我/o 针脚 (我/o
0
通过 我/o
7
) 是 然后 书面 进入 这 位置
指定 开启 这 地址 针脚 (一个
0
通过 一个
16
).
阅读 从 这 设备 是 已完成 由 服用 芯片
启用 (ce
) 和 输出 启用 (oe) 低 同时 强迫 写
启用 (我们
) 高. 下 这些 条件, 这 内容 的
这 记忆 位置 指定 由 这 地址 针脚 将 出现
开启 这 我/o 针脚.
这 八 输入/输出 针脚 (我/o
0
通过 我/o
7
) 是 已放置 入点 一个
高阻抗 州 当 这 设备 是 取消选择 (ce
高), 这 产出 是 已禁用 (oe高), 或 期间 一个 写
操作 (ce
低, 和 我们低).
这 cy7c1018dv33 是 可用 入点 一个 标准 铅-免费
300-密耳-宽 32-铅 soj.
选择 指南
cy7c1018dv33-8 cy7c1018dv33-10 单位
最大值 访问权限 时间 8 10 ns
最大值 操作 电流 75 60 ma
最大值 备用 电流 3 3 ma
备注:
1. 用于 准则 开启 sram 系统 设计, 请 参考 至 这 ‘s系统 设计 准则’ 柏树应用程序 备注,可用 开启这 互联网 在 www.柏树.com
14
15
逻辑 块 图表
管脚
配置
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
色谱柱
解码器
行 解码器
感觉 安培数
输入 缓冲区
电源
向下
我们
oe
我/o
0
我/o
1
我/o
2
我/o
3
512 x 256 x 8
阵列
我/o
7
我/o
6
我/o
5
我/o
4
一个
0
一个
11
一个
13
一个
12
一个
一个
10
ce
一个
一个
16
一个
9
1
2
3
4
5
6
7
8
9
10
11
14
19
20
24
23
22
21
25
28
27
26
至p六e?w
SOJ
12
13
29
32
31
30
16
15
17
18
一个
7
一个
1
一个
2
一个
3
ce
我/o
0
我/o
1
v
抄送
一个
13
一个
16
一个
15
oe
我/o
7
我/o
6
一个
12
一个
11
一个
10
一个
9
我/o
2
一个
0
一个
4
一个
5
一个
6
我/o
4
v
抄送
我/o
5
一个
8
我/o
3
我们
v
ss
一个
14
v
ss
: 点此下载
