16-mbit (1m x 16) 静态 ram
CY7C1061BV33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-05693 rev. *a 修订 january 12, 2005
特点
•high 速度
—t
AA
= 8, 10, 12 ns
• 低 活动 电源
— 1080 mw (最大值.)
• 操作 电压 的 3.3 ± 0.3v
• 2.0v 数据 保留
• 自动 掉电 当 取消选择
• ttl-兼容 输入 和 产出
功能 描述
这 cy7c1061bv33 是 一个 高性能 cmos 静态
ram 有组织的 作为 1,048,576 字词 由 16 比特.
写作 至 这 设备 是 已完成 由 启用 这 芯片 (ce
低) 同时 强迫 这 写 启用 (我们) 输入 低. 如果 字节
低 启用 (ble
) 是 低, 然后 数据 从 我/o 针脚 (我/o
0
通过 我/o
7
), 是 书面 进入 这 位置 指定 开启 这
地址 针脚 (一个
0
通过 一个
19
). 如果 字节 高 启用 (bhe) 是
低, 然后 数据 从 我/o 针脚 (我/o
8
通过 我/o
15
) 是 书面 进入
这 位置 指定 开启 这 地址 针脚 (一个
0
通过 一个
19
).
阅读 从 这 设备 是 已完成 由 启用 这 芯片
由 服用 ce
低 同时 强迫 这 输出 启用 (oe) 低
和 这 写 启用 (我们
) 高. 如果 字节 低 启用 (ble) 是
低, 然后 数据 从 这 记忆 位置 指定 由 这
地址 针脚 将 出现 开启 我/o
0
至 我/o
7
. 如果 字节 高 启用
(bhe
) 是 低, 然后 数据 从 记忆 将 出现 开启 我/o
8
至
我/o
15
. 请参见 这 真相 表 在 这 back 的 这个 数据 工作表 用于 一个
完成 描述 的 阅读 和 写 模式.
这 输入/输出 针脚 (我/o
0
通过 我/o
15
) 是 已放置 入点 一个
高阻抗 州 当 这 设备 是 取消选择 (ce
高), 这 产出 是 已禁用 (oe高), 这 bhe和 ble
是 已禁用 (bhe, ble高), 或 期间 一个 写 操作
(ce
低 和 我们低).
这 cy7c1061bv33 是 可用 入点 一个 54-管脚 tsop 二 包装
与 中心 电源 和 接地 (革命性的) 引出线.
逻辑 块 图表
15
16
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
色谱柱
解码器
行 解码器
感觉 安培数
输入 缓冲区
1m x 16
阵列
一个
0
一个
12
一个
14
一个
13
一个
一个
一个
17
一个
18
一个
10
一个
11
4096 x 4096
我/o
0
–i/o
7
oe
我/o
8
–i/o
15
ce
我们
ble
BHE
一个
9
一个
19
: 点此下载
