8k x 8 静态 ram
CY6264
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 001-02367 rev. ** 修订 六月 27, 2005
特点
• 55, 70 ns 访问权限 次
• cmos 用于 最佳 速度/电源
• 容易 记忆 扩展 与 ce
1
, ce
2
, 和 oe
特点
• ttl-兼容 输入 和 产出
• 自动 掉电 当 取消选择
功能 描述
这 cy6264 是 一个 高性能 cmos 静态 ram
有组织的 作为 8192 字词 由 8 比特. 容易 记忆 扩展
是 提供 由 一个 活动 低 芯片 启用 (ce
1
), 一个 活动
高 芯片 启用 (ce
2
), 和 活动 低 输出 启用 (oe)
和 三态 驱动程序. 两者都有 设备 有 一个 自动
掉电 功能 (ce
1
), 减少 这 电源 消费
由 结束 70% 当 取消选择. 这 cy6264 是 已打包 入点 一个
450-密耳 (300-密耳 车身) soic.
一个 活动 低 写 启用 信号 (我们
) 控件 这
写作/阅读 操作 的 这 记忆. 当 ce
1
和 我们
输入 是 两者都有 低 和 ce
2
是 高, 数据 开启 这 八 数据
输入/输出 针脚 (我/o
0
通过 我/o
7
) 是 书面 进入 这 记忆
位置 地址 由 这 地址 目前 开启 这 地址
针脚 (一个
0
通过 一个
12
). 阅读 这 设备 是 已完成 由
正在选择 这 设备 和 启用 这 产出, ce
1
和 oe
活动 低, ce
2
活动 高, 同时 我们遗迹 不活动 或
高. 下 这些 条件, 这 内容 的 这 位置
地址 由 这 信息开启 地址 针脚 是 目前 开启
这 八 数据 输入/输出 针脚.
这 输入/输出 针脚 保持 入点 一个 高阻抗 州 除非
这 芯片 是 已选择, 产出 是 已启用, 和 写 启用
(我们
) 是 高. 一个 模具 外套 是 已使用 至 投保 阿尔法 免疫.
逻辑 块 图表 管脚 配置
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
一个
0
一个
10
一个
9
一个
11
一个
12
我/o
0
1
2
3
4
5
6
7
8
9
10
11
12
13
14
28
27
26
25
24
23
22
21
20
19
18
17
16
15
v
抄送
我们
ce
2
一个
3
一个
2
一个
1
oe
一个
0
ce
1
我/o
7
我/o
6
我/o
5
我/o
4
我/o
3
nc
一个
4
一个
5
一个
6
一个
7
一个
8
一个
9
一个
10
一个
11
一个
12
我/o
0
我/o
1
我/o
2
地
256 x 32 x 8
阿拉y
输入 缓冲区
色谱柱 解码器
行 解码器
感觉 安培数
电源
向下
我/o
1
我/o
2
我/o
3
我/o
4
我/o
5
我/o
6
我/o
7
ce
1
ce
2
我们
oe
顶部 查看
SOIC
: 点此下载
