初步
1.8v, 25-有点 (1:1) 或 14-有点 (1:2)
电子元件工业联合会-符合 数据 注册
右
CY2SSTU32864
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07576 rev. *d 修订 march 29, 2005
特点
• 操作 频率: 直流 至 500 mhz
• 支架 ddrii sdram
• 两个 运营 模式: 25有点 (1:1) 和 14 有点 (1:2)
• 1.8v 操作
• 完全 电子元件工业联合会-符合 (jesd82-7a)
• 96-球 fbga
功能 描述
全部 时钟 和 数据 输入 是 兼容 与 这 电子元件工业联合会
标准 用于 sstl_18. 这 控制 输入 是 lvcmos. 全部
产出 是 1.8v cmos 驾驶员s 那 有 被 优化 至
驱动器 这 ddr-二 dimm 荷载.这 cy2sstu32864 操作
从 一个 差速器 时钟 (ck 和 ck#). 数据 是 已注册 在
这 穿越 的 ck 继续 高, 和 ck# 继续 低.
这 c0 输入 控件 这 引出线配置 的 这 1:2 引出线
从 一个 配置 (当 低) 至 b 配置 (当
高). 这 c1 输入 控件这 引出线 配置 从
25-有点 1:1 (当 低) 至 14-bit 1:2 (when high). c0 = 1 和
C1 = 0 是 不 允许 和 它 将 默认 至 这 c0 = c1 = 0 州.
这 设备 显示器 两者都有 dcs# 和 csr# 输入 和 将 闸门
这 qn 产出 从 变化 国家 当 两者都有 dcs# 和
csr# 输入 是 高. 如果 要么 dcs# 或 csr# 输入 是 低, 这
qn 产出 将 功能 正常情况下. 这 重置 输入 有 优先
结束 这 dcs# 和 csr# 控制 和 将 力 这 产出
低. 如果 这 dcs#-控制 功能 是 不 需要, 这 csr#
输入 可以 是 硬接线 至 接地, 入点 哪个 案例 这 设置
时间 要求 用于 dcs# 将 是 这 相同 作为 用于 这 其他
d 数据 输入.
这 设备 支架 低功耗 备用 操作. 当 这
重置 输入 (reset#) 是 低, 这 差速器 输入 接收器 是
已禁用, 和 未驱动 (floating) 数据, 时钟, 和 参考
电压 (vref) 输入 是 允许. 入点 加法, 当 reset#
是 低, 全部 寄存器 是 重置 和 全部 产出 是 强制 低. 这
lvcmos reset# 和 cn 输入 必须 总是 是 持有 在 一个
有效 逻辑 高 或 低 水平. 至 确保 已定义 产出 从 这
注册 之前 一个 稳定 时钟 有 被 提供的, reset#
必须 是 持有 入点 这 低 州 期间 电源-向上.
入点 这 ddr-二 rdimm 应用程序, reset# 是 指定 至 是
完全 异步 与 尊重 至 ck 和 ck#.
因此, 否 计时 关系 可以 是 保证 之间
这 两个. 当 进入 重置,这 注册 将 是 已清除 和
这 产出 将 是 驱动 低 快速, 相对 至 这 时间 至
禁用 这 差速器 输入 接收器. 然而, 当 即将到来
出点 的 重置, 这 注册 将 成为 活动 快速, 相对 至
这 时间 至 启用 这 差速器 输入 接收器.
管脚 配置
123456
一个 DCKE nc VREF VDD QCKE nc
B D2 D15 地 地 Q2 Q15
CD3D16VDDVDDQ3Q16
d DODT nc 地 地 QODT nc
ED5D17VDDVDDQ5Q17
f D6 D18 地 地 Q6 Q18
GNCRST#VDDVDDC1C0
h ck DCS# 地 地 QCS# nc
j CK# CSR# VDD VDD ZOH ZOL
k D8 D19 地 地 Q8 Q19
LD9D20VDDVDDQ9Q20
m D10 D21 地 地 Q10 Q21
n D11 D22 VDD VDD Q11 Q22
p D12 D23 地 地 Q12 Q23
右 D13 D24 VDD VDD Q13 Q24
t D14 D25 VREF VDD Q14 Q25
123456
123456
一个 DCKE nc VREF VDD QCKEA QCKEB
B D2 nc 地 地 Q2A Q2B
CD3NCVDDVDDQ3AQ3B
d DODT nc 地 地 QODTA QODTB
ED5NCVDDVDDQ5AQ5B
f D6 nc 地 地 Q6A Q6B
g nc RST# VDD VDD C1 C0
h ck DCS# 地 地 QCSA# QCSB#
j CK# CSR# VDD VDD ZOH ZOL
k D8 nc 地 地 Q8A Q8B
LD9NCVDDVDDQ9AQ9B
m D10 nc 地 地 Q10A Q10B
n D11 nc VDD VDD Q11A Q11B
p D12 nc 地 地 Q12A Q12B
右 D13 nc VDD VDD Q13A Q13B
t D14 nc VREF VDD Q14A Q14B
123456
1:1 注册 c0 = 0, c1 = 0
1:2 注册 一个 c0 = 0, c1 = 1
1:2 注册 b c0 = 1, c1 = 1
123456
AD1NCVREFVDDQ1AQ1B
BD2NCGNDGNDQ2AQ2B
CD3NCVDDVDDQ3AQ3B
DD4NCGNDGNDQ4AQ4B
ED5NCVDDVDDQ5AQ5B
FD6NCGNDGNDQ6AQ6B
g nc RST# VDD VDD C1 C0
h ck DCS# 地 地 QCSA# QCSB#
j CK# CSR# VDD VDD ZOH ZOL
KD8NCGNDGNDQ8AQ8B
LD9NCVDDVDDQ9AQ9B
m D10 nc 地 地 Q10A Q10B
n DODT nc VDD VDD QODTA QODTB
p D12 nc 地 地 Q12A Q12B
右 D13 nc VDD VDD Q13A Q13B
t DCKE nc VREF VDD QCKEA QCKEB
123456
: 点此下载
