2 x 2 时钟 和 数据 开关 布菲右
fastedge™ 系列
CY2PP326
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07506 rev.*d 修订 july 28, 2004
特点
• 六个 ecl/pecl 差速器 产出
• 两个 ecl/pecl 差速器 输入
• 热-可交换/-insertable
• 50 ps 输出到输出 偏斜
• 250 ps 设备到设备 偏斜
• 950 ps 传播 延迟 (典型)
• 1.2 ghz 操作
• 2.8 ps rms 期间 抖动 (最大值.)
• pecl 模式 供应 范围: v
ee
= –2.5v± 5% 至 –3.3v±5%
与 v
ee
= 0v
• ecl 模式 供应 范围: v
抄送
= 2.5v± 5% 至 3.3v±5%
与 v
ee
= 0v
• 工业 温度 范围: –40°c 至 85°c
• 32-管脚 1.4mm tqfp 包装
• 温度 补偿 喜欢 100k ecl
• 管脚 兼容 与 mc100es6254
功能 描述
这 cy2pp326 是 一个 低-偏斜, 低 传播 延迟 2 x 2
差速器 时钟, 数据 开关, 和 扇出 缓冲区 有针对性的 至
满足 这 要求 的 高性能 时钟 和 数据
分布 应用程序. 这 设备 是 已实施 开启 sige
技术 和 有 一个 完全 差速器 内部 体系结构 那
是 优化 至 实现 low-信号 偏斜 在 操作
频率 的 向上 至 1.5 ghz.
这 设备 特点 两个 不同的ial 输入 路径 哪个 是 mul-
tiplexed 内部 至 六个 产出 分组 入点 两个 银行. 这
多路复用器 是 受控 由 选择(0:1) 控制 输入. 这
cy2pp326 将 功能 作为 1:6 或 2x 1:3 时钟/数据 缓冲区 和
作为 一个 时钟/数据 中继器 或 多路复用器.
自 这 cy2pp326 介绍 可忽略不计 抖动 至 这 计时
预算, 它 是 这 理想 选择用于 分发 高 频率,
高 精度 时钟 跨越 背面-飞机 和 板 入点
通信 系统 和 用于 开关 数据 信号
之间 不同的 频道. 此外, 高级 电路
设计 方案, 这样的 作为 内部 温度 补偿,
确保 那 这 cy2pp326 交付 一致, 保证
业绩 结束 不同 platforms.
块 图表
管脚 配置
QB0#
VCC
QB0
QB1#
QB1
VCC
QB2#
QB2
VCC
OEA#
VEE
CLK0
CLK0#
SEL0
VEE
VCC
QA0#
VCC
QA0
QA1#
QA1
VCC
QA2#
QA2
VCC
SEL1
VEE
CLK1
CLK1#
OEB#
VEE
VCC
16
1514
13
12
11
10
9
24
23
22
21
20
19
18
17
25
2627
28
29
30
3132
CY2PP326
1
2
3
4
5
6
7
8
QA0
QA2#
QA2
QA1
QA1#
QA0#
QB2#
QB2
QB1
QB1#
QB0#
QB0
0
1
0
1
同步
VCC
VCC
CLK0
CLK0#
CLK1
CLK1#
SEL0
SEL1
OEA#
OEB#
银行 一个
银行 b
VEE
VEE
VEE
VEE
: 点此下载
