1:8 差速器 时钟/数据 扇出 布菲右
fastedge™ 系列
CY2PP318
柏树 半导体 公司
• 198 champion court • San Jose
,
ca 95134-1709 • 408-943-2600
文件 #: 38-07501 rev. *g 修订 8月 18, 2005
特点
• 八 ecl/pecl 差速器 产出
• 两个 ecl/pecl 差速器 输入
• 热-可交换/-insertable
• 34 ps 典型 output-至-输出 偏斜
• 50 ps 典型 零件对零件 偏斜
• 500 ps 典型 传播 延迟
• 0.13 ps 典型 rms 相位 抖动
• 7.6 ps 典型 峰值 期间 抖动
• 1.5 ghz 操作 (2.2 ghz 最大值 切换 频率)
• pecl 模式 供应 范围: v
抄送
= 2.5v± 5% 至 3.3v±5%
与 v
ee
= 0v
• ecl 模式 供应 范围: v
e? e?
= –2.5v± 5% 至 –3.3v±5%
与 v
抄送
= 0v
• 工业 温度 范围: –40°c 至 85°c
• 28-管脚 plcc 包装
• 温度 补偿 喜欢 100k ecl
功能 描述
这 cy2pp318 是 一个 低-偏斜, 低 传播 延迟 1-至-8
差速器 扇出 缓冲区 有针对性的 至 满足 这 要求 的
高性能 时钟 和 数据 分布 应用程序. 这
设备 是 已实施 开启 sige 技术 和 有 一个 完全
差速器 内部 体系结构 那 是 优化 至 实现
低 信号 偏斜 在 操作 频率 的 向上 至 1.5 ghz.
这 设备 特点 两个 差速器 输入 路径 那 是 多-
复合 内部. 这个 mux 是 受控 由 这 clk_选择 管脚.
这 cy2pp318 将 功能 不 仅 作为 一个 差速器 时钟
缓冲区 但是 也 作为 一个 信号电平 翻译器 和 扇出 开启
ecl/pecl 信号 至 八 ecl/pecl 差速器 荷载. 一个 ex-
内部 偏差 管脚, vbb, 是 提供 用于 这个 目的. 入点 这样的 一个
应用程序, 这 vbb 管脚 应该 是 已连接 至 要么 一个 的
这 clka# 或 clkb# 输入 和 旁路 至 接地 通过 一个
0.01-
µ
f 电容器.
自 这 cy2pp318 介绍 可忽略不计 抖动 至 这 计时
预算, 它 是 这 理想 选择用于 分发 高 频率,
高 精度 时钟 跨越 背面-飞机 和 板 入点
通信 系统s. 此外, 高级 电路
设计 方案, 这样的 作为 内部 温度 补偿,
确保 那 这 cy2pp318 交付 一致 业绩
结束 各种 platforms.
块 图表
管脚 配置
Q0
Q0#
Q1
Q1#
Q2
Q2#
Q3
Q3#
Q4
Q4#
Q5
Q5#
Q6
Q6#
Q7
Q7#
VBB
VEE
VEE
VCC
CLKA
CLKA#
CLKB
CLKB#
clk_选择
VEE
VCC
Q3
Q4
Q3#
VCC
Q4#
Q5
Q5#
Q0
Q1
Q0#
VCC
Q1#
Q2
Q2#
nc
CLKB#
Q7#
VCC
Q7
Q6#
Q6
VEE
CLKA
clk_选择
VCC
CLKA#
VBB
CLKB
18
17
16
15
14
13
12
1920
21
22
23
2425
11
109
8
7
6
5
26
27
28
1
2
3
4
cY2PP318
顶部 查看
: 点此下载
