1:8 时钟 扇出 缓冲区
CY2DL818
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07058 rev. *b 修订 12月 15, 2002
特点
• 低 电压 操作
•V
dd
= 3.3v
• 1:8 扇出
• 单独-输入-可配置 用于 lvds, lvpecl, 或 lvttl
• 8 对 的 lvds 产出
• 驱动器 要么 一个 50-欧姆 或 100-欧姆 荷载 (可选择)
• 低 输入 电容
• 低 输出 偏斜
• 低 传播 延迟
• 典型 (tpd &指示灯; 4 ns)
• 软件包 可用 包括: tssop
• 是否 不 超过 bellcore 802.3 标准
• 操作 在 => 350 mhz – 700 mbps
描述
这个 柏树 系列 的 网络 电路 是 生产 使用
高级 0.35-微米 cmos 技术, 实现 这
行业
’
s 最快 逻辑.
这 柏树 cy2dl818 扇出 缓冲区 特点 一个 单独 lvds
或 一个 单端 lvttl-兼容 输入 和 八 lvds
输出 对.
设计 用于 数据 通信 时钟 管理 应用程序-
阳离子, 这 大型 扇出 从 一个 单独 输入 减少 正在加载
开启 这 输入 时钟. 这 柏树 cy2dl818 是 理想 用于 两者都有
水平 翻译 从 单端 至 lvds 和/或 用于 这
分布 的 lvds-基于 时钟 信号.
这 柏树 cy2dl818 有 可配置 输入 和 输出
功能. 这 输入 可以 是 可选择 用于 lvcmos/lvttl,
lvpecl, 或 lvds 信号, 同时 这 输出 驱动程序 支持
标准 和 高驱动 lvds. 驱动器 要么 一个 50-欧姆 或
100-欧姆 线 与 一个 单独 零件 号码/设备.
块 图表
管脚 配置
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
38
37
36
35
34
33
32
31
30
29
28
27
26
25
24
23
22
21
20
38 管脚 tssop
地
VDD
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4B
Q5A
Q5B
Q6A
Q6B
Q7A
Q7B
Q8A
Q8B
地
Q4A
地
VDD
地
地
VDD
InConfig
输入 一个
输入 b
CNTRL
地
地
CY2DL818
VDD
VDD
VDD
VDD
VDD
VDD
VDD
VDD
输入
(lvpecl / lvds / lvttl)
输出
(lvds)
CNTRL
7
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4A
Q4B
Q5A
Q5B
Q6A
Q6B
Q7A
Q7B
Q8A
Q8B
37
36
35
34
33
32
31
30
28
27
26
25
24
23
22
21
输入 一个
输入 b
10
11
6
InConfig
: 点此下载
