2.5v 或 3.3v 200-mhz 10-输出 零 延迟 buffer
CY29658
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07478 rev. ** 修订 将 14, 2003
特点
• 输出 频率 范围: 50 mhz 至 200 mhz
• 输入 频率 范围: 50 mhz 至 200 mhz
• 2.5v 或 3.3v 操作
• 十 时钟 产出: 驱动器 向上 至 20 时钟 线条
• 一个 反馈 输出
• lvpecl 参考 时钟 输入
• 150-ps 最大值 输出-输出 偏斜
• 锁相 回路 (pll) 旁路 模式
• 传播 意识到
™
• 输出 启用/禁用
• 引脚兼容 与 mpc9658 和 mpc958
• 工业 温度 范围: –40°c 至 +85°c
• 32-管脚 1.0mm tqfp 包装
描述
这 cy29658 是 一个 低电压 高性能 200-mhz
pll-基于 零 延迟 缓冲区 设计 用于 高速 时钟
分布 应用程序. 这 cy29658 特点 一个 lvpecl
参考 时钟 输入 和 提供 十 产出 加号 一个
反馈 输出. vco 输出 划分 由 两个 或 四 按
vco_选择 设置 (请参见
功能 表
). 每个
lvcmos-兼容 输出 可以 驱动器 50
Ω
系列- 或
平行-已终止 变速器 线条. 用于 系列-终止
变速器 线条, 每个 输出 可以 驱动器 一个 或 两个 痕迹
给予 这 设备 一个 有效 扇出 的 1:20.
这 pll 是 确保 稳定 给定 那 这 vco 是 已配置 至
运行 之间 200 mhz 至 500 mhz. 这个 允许 一个 宽 范围
的 输出 频率 从 50 mhz 至 200 mhz. 用于 正常
操作, 这 外部 反馈 输入, fb_入点, 是 已连接 至
这 反馈 输出, fb_出点. 这 内部 vco 是 正在运行 在
倍数 的 这 输入 参考 时钟 设置 由 这 反馈
分隔器 (请参见
频率 表).
当 pll_en 是 低, pll 是 旁路 和 这 参考
时钟 直接 饲料 这 输出 分隔器. 这个 模式 是 完全 静态
和 这 最小值 输入 时钟 频率 规格 是否 不
应用. 当 bypass# 是 设置 低, pll 和 输出 分隔器
是 旁路 结果 入点 一个 1:11 lvpecl 至 lvcmos 高
业绩 扇出 缓冲区. 用于 正常 pll 操作, 两者都有
pll_en 和 bypass# 是 设置 高.
块 图表
管脚 配置
CY29658
vco_sel
VDDQ
fb_出点
vss
Q0
VDD
Q1
vss
vss
Q9
VDDQ
Q8
vss
Q7
VDDQ
Q6
Q2
VDDQ
Q3
vss
Q4
VDDQ
Q5
vss
AVDD
fb_入点
BYPASS#
pll_en
mr/oe#
pecl_clk
pecl_clk#
AVSS
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
相位
det ect 或
LPF
VCO
200-480m
/2
/2
pecl_clk
pecl_clk#
fb_我n
vco_选择
BYPASS#
mr/ OE#
pll_en
fb_ou
t
q(0:8)
Q9
: 点此下载
