通用 时钟 芯片 用于 via™p4m/kt/km400
ddr 系统
cy28341-2
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07471 rev. *d 修订 march 11, 2005
特点
• 支架 通过
p4m/公里/kt/266/333/400 chipsets
• 支架 pentium
®
4, athlon™ 处理器
• 支架 两个 ddr dimms
• 支架 三个 sdram dimms 在 100 mhz
• 提供:
— 两个 不同的 可编程 cpu 时钟 对
— 六个 差速器 sdram ddr 对
— 三个 低-偏斜/-抖动 agp 时钟
— 七 低-偏斜/-抖动 pci 时钟
— 一个 48m 输出 用于 usb
— 一个 可编程 24m 或 48m 用于 sio
• 拨号盘-一个-频率
和 拨号盘-一个-db
特点
• 传播 光谱 用于 最好 电磁 干扰
(emi) 减少
• 看门狗 功能 用于 系统 回收
• smbus-兼容用于 可编程性
• 56-管脚 ssop 和 tssop 软件包
备注:
1. 针脚 已标记 与 [*] 有 内部 上拉 电阻.针脚 已标记 与 [**] 有 内部 下拉 电阻.
表 1. 频率 选择 表
fs(3:0) CPU AGP PCI
0000 66.80 66.80 33.40
0001 100.00 66.80 33.40
0010 120.00 60.00 30.00
0011 133.33 66.67 33.33
0100 72.00 72.00 36.00
0101 105.00 70.00 35.00
0110 160.00 64.00 32.00
0111 140.00 70.00 35.00
1000 77.00 77.00 38.50
1001 110.00 73.33 36.67
1010 180.00 60.00 30.00
1011 166.6 66.6 33.3
1100 90.00 60.00 30.00
1101 100.00 66.67 33.33
1110 200.00 66.67 33.33
1111 133.33 66.67 33.33
blockdi图
管脚 配置
[1]
PLL1
S2D
转换
SMBus
WD
cpucs_t/c
VDDC
VDDI
cpu(0:1)/cpu0d_t/c
selp4_k7#
pci(3:6)
PCI_f
FS1
参考(0:1)
VDDR
FS0
48M
24_48m
FBOUT
ddrt(0:5)/sdram(0,2,4,6,8,10)
SCLK
SDATA
PD#
agp(0:2)
VDDAGP
VDD48M
VDDD
XTAL
XOUT
XIn
FS2
PCI2
PCI1
VDDPCI
PLL2
SRESET#
/ 2
buf_入点
REF0
FS3
MULTSEL
selsdr_ddr
ddrc(0:5)/sdram(1,3,5,7,9,11)
WDEN
56 管脚 ssop
VSSR
*fs0/ref0
新
XOUT
VDDAGP
AGP0
*selp4_k7/agp1
VSSAGP
AGP2
**selsdr_ddr/pci1
*multsel/pci2
VSSPCI
PCI3
PCI4
VDDPCI
PCI5
PCI6
VSS48M
**fs3/48m
**fs2/24_48m
VDD48M
VDD
vss
IREF
*pd#/sreset#
SCLK
SDATA
**fs1/pci_f
VDDR
vttpwrgd#/ref1
VSSC
cput/cpuod_t
cpuc/cpuod_c
VDDC
VDDI
cpucs_t
cpucs_c
FBOUT
buf_入点
ddrt0/sdram0
ddrc0/sdram1
ddrt1/sdram2
ddrc1/sdram3
VDDD
VSSD
ddrt2/sdram4
ddrc2/sdram5
ddrt3/sdram6
ddrc3/sdram7
VDDD
VSSD
ddrt4/sdram8
ddrc4/sdram9
ddrt5/sdram10
ddrc5/sdram11
VSSI
cy28341-2
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
1
2
3
4
5
6
7
56
55
54
53
52
51
50
49
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
: 点此下载