mpeg 时钟 发电机 与 vcxo
cy241v08a-01,04
cy241v8a-01
柏树 半导体 公司
• 198 champion court • San Jose
,
ca 95134-1709 • 408-943-2600
文件 #: 38-07656 rev. *c 修订 12月 14, 2005
特点
• 综合 锁相 回路 (pll)
• 低-抖动, 高精度 产出
• vcxo 与 模拟 调整
• 3.3v 操作
• 兼容 与 mk3727 (–1, –4)
• 应用程序 兼容性 用于 一个 宽 品种 的 设计
• 启用 设计 兼容性
• 下部 驱动器 强度 设置 (cy241v08a–04)
好处
• 数字 vcxo 控制
• 第二 来源 用于 现有 设计
• 最高性能 pll 量身定制 用于 多媒体 应用程序-
区域
• 满足 关键 计时 相关人员irements 入点 复杂 系统
设计
•
零件
号码 产出 输入 频率 范围
输出
频率
vcxo 控制
曲线 其他 特点
cy241v08a-01 1 13.5-mhz pullable 水晶 输入 按
柏树 规格
1 复制 的 27 mhz 线性 兼容 与 mk3727
cy241v08a-04 1 13.5-mhz pullable 水晶 输入 按
柏树 规格
1 复制 的 27 mhz 线性 相同 作为 cy241v08a-01
除了 下部 驱动器
强度 设置
cy241v08a-01,-04 逻辑 块 图表
13.5 新
XOUT
输出
分隔器
PLL
osc
VCXO
q
p
VCO
VDD
vss
Φ
27 mhz
8-管脚 soic
cy241v08a-01,-04
1
2
3
4
XOUT
新
VCXO
27 mhz
vss
nc 或 vss
nc 或 vdd
5
6
7
8
VDD
管脚 配置