3.3v 零 延迟 布菲右
CY2304
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose
,
ca 95134 • 408-943-2600
文件 #: 38-07247 rev. *d 修订 january 12, 2005
特点
• 零 输入-输出 传播 延迟, 可调 由
电容式 荷载 开启 fbk 输入
• 多个 configurations—see “available 配置-
tions” 表
• 多个 低偏斜 产出
• 10-mhz 至 133-mhz 操作 范围
• 90 ps 典型 峰值 循环到循环 抖动 在 15pf, 66mhz
• 节省空间 8-管脚150-密耳 soic 包装
• 3.3v 操作
• 工业 温度 可用
功能 描述
这 cy2304 是 一个 3.3v 零 延迟 缓冲区 设计 至 分发
高速 时钟 入点 pc, workst位置, datacom, 电信, 和
其他 高性能 应用程序.
这 零件 有 一个 片上 锁相 回路 (pll) 那 锁 至
一个 输入 时钟 已提交 开启 这 参考 管脚. 这 pll 反馈 是
必填项 至 是 驱动 进入 这 fbk 管脚, 和 可以 是 获得
从 一个 的 这 产出.这 输入-输出 偏斜 是
保证 至 是 较少 比 250ps, 和 输出到输出 偏斜
是 保证 至 是 较少 比 200 ps.
这 cy2304 有 两个 银行 的 两个 产出 每个.
这 cy2304 pll 进入 一个 掉电 州 当 那里 是
否 上升 边缘 开启 这 参考 输入. 入点 这个 模式, 全部 产出 是
三态 和 这 pll 是 翻转 关, 结果 入点 较少 比
25
µ
一个 的 电流 绘制.
多个 cy2304 设备 可以 接受 这 相同 输入 时钟 和
分发 它 入点 一个 系统. 入点 th是 案例, 这 偏斜 之间 这
产出 的 两个 设备 是 瓜拉nteed 至 是 较少 比 500 ps.
这 cy2304 是 可用 入点 两个 不同的 配置, 作为
显示 入点 这 “available configurations” 表. 这 cy2304–1
是 这 底座 零件, 在哪里 这 输出 频率 相等 这
参考 如果 那里 是 否 计数器 入点 这 反馈 路径.
这 cy2304–2 允许 这 用户 至 获取 参考 和 1/2x 或 2x
频率 开启 每个 输出 银行. 这 精确 配置 和
输出 频率 取决于 开启 哪个 输出 驱动器 这
反馈 管脚.
PLL
CLKA1
CLKA2
CLKB1
参考
CLKB2
/2
额外的 分隔器 (-2)
逻辑 块 图表
1
2
3
4
5
8
7
6
参考
CLKA1
CLKA2
地
v
dd
FBK
CLKB1
顶部 查看
8-管脚 soic
管脚 配置
CLKB2
FBK
可用 配置
设备 FBK从 银行 一个 频率 银行 b 频率
cy2304-1 银行 一个 或 b 参考 参考
cy2304-2 银行 一个 参考 参考/2
cy2304-2 银行 b 2 × 参考 参考
: 点此下载
