特点
eroflex 电路
Technology
– riscturboengines 用于 这 未来 © scd5260 rev 一个 3/29/99
块 图表
■
已满 军事化 qed rm5260 微处理器
■
双 问题 超标量 qed riscmark
- 可以 问题 一个
整数 和 一个 浮点 说明书 按 循环
微处理器 - 可以 问题 一个 整数 和 一个
浮点 说明书 按 循环
●
100, 133 和 150mhz 频率 (200mhz 未来 选项)
咨询 工厂 用于 最新 速度
●
260 dhrystone2.1 mips
●
specint95 4.8. specfp95 5.1
■
高 业绩 系统 接口 兼容 与 r4600,
r4700 和 r5000
●
64-有点 多路复用 系统 地址/数据 总线 用于 最佳
价格/业绩 向上 至 100 mhz 操作 频率
●
高 业绩 写 协议 最大化 未缓存
写 带宽
●
操作 在 输入 系统 时钟 乘法器 的 2 通过 8
●
5v 宽容 我/o's
●
ieee 1149.1 jtag 边界 扫描
■
综合 片上 缓存 - 向上 至 3.2gbps 内部 数据 费率
●
16kb 说明书 - 2 方式 设置 联想
●
16kb 数据 - 2 方式 设置 联想
●
几乎 索引, 物理 已标记
●
回写 和 直写 开启 按 第页 依据
●
管道 重新启动 开启 第一 双 用于 数据 高速缓存 错过
■
综合 记忆 管理 单位
●
完全 联想 接头 tlb (共享 由 我 和 d 翻译)
●
48 双 条目 地图 96 页数
●
变量 第页 尺寸 (4kb 至 16mb 入点 4x 增量)
■
嵌入式 供应 解耦 电容器 和 pll 过滤器
组件
■
高性能 浮动 点 单位 - 向上 至 400 mflops
●
单独 循环 重复 费率 用于 普通 单独 精度
运营 和 一些 双 精度 运营
●
两个 循环 重复 费率 用于 双 精度 相乘 和
双 精度 合并 乘-加 运营
●
单独 循环 重复 费率 用于 单独 精度 合并
乘-加 操作
■
mips 四 说明书 设置
●
浮动 点 乘-加 说明书 增加
业绩 入点 信号 加工 和 图形
应用程序
●
有条件的 移动 至 减少 分支机构 频率
●
索引 地址 模式 (注册 + 注册)
■
嵌入式 应用程序 增强功能
●
专业化 dsp 整数 乘法-累加 说明书
和 3 操作数 相乘 说明书
●
我 和 d 高速缓存 锁定 由 设置
●
可选 专用 例外 向量 用于 中断
■
完全 静态 cmos 设计 与 电源 向下 逻辑
●
备用 减少 电源 模式 与 等待 说明书
●
5 瓦特 典型 在 3.3v, 较少 比 175 mwatts 入点 备用
■
208-铅 cqfp, 空腔-向上 包装 (f17)
■
208-铅 cqfp, 倒置 占地面积 (f24), 预期 至 重复
这 商业 qed footprin
t (咨询 工厂)
■
179-管脚 pga 包装 (
未来 产品
) (p10)
商店 缓冲区
数据 设置 一个
数据 标签 一个
dtlb 物理
数据 标签 b
说明书 设置 一个
整数 说明书 注册
fp 说明书 注册
说明书 设置 b
地址 缓冲区
说明书 标签 一个
itlb 物理
说明书 标签 b
系统 广告
写 缓冲区
阅读 缓冲区
数据 设置 b
DBus
控制
浮点
注册 文件
接头 tlb
标签 辅助 标签
IntIBus
浮点
协处理器 0
unpacker/packer
madd, 添加, sub,cvt
pc incrementer
分支机构 加法器
DVA
荷载 aligner
整数 注册 文件
整数/地址 加法器
数据 tlb 虚拟
换档器/商店 aligner
逻辑 单位
整数 相乘, 除法
整数 控制
说明书 tlb 虚拟
浮动 点 控制
相位 锁 回路
说明书 选择
FPIBus
ABus
系统/记忆
控制
程序 计数器
IVA
div, sqrt
64-有点 superscaler 微处理器
ACT5260
: 点此下载
