8735ay-01
www.icst.com/产品/hiperclocks.html
rev. f 十一月 12, 2004
1
整体的
电路
系统, 公司
ics8735-01
1:5 d
IFFERENTIAL
-
至
-3.3v lvpecl
Z
ERO
D
ELAY
C
锁
G
ENERATOR
G
ENERAL
D
ESCRIPTION
这 ics8735-01 是 一个 高级地 多功能的 1:5 differ-
ential-至-3.3v lvpecl 时钟 发生器 和 一个
成员 的 这
HiPerClocks™ f amily 的 高
效能 时钟 解决方案 从 ics. 这
ics8735-01 有 一个 全部地 整体的 pll 和 能
是 配置 作 零 延迟 缓存区, 乘法器 或者 分隔物, 和
有 一个 输出 频率 范围 的 31.25mhz 至 700mhz. 这
涉及 分隔物, 反馈 分隔物 和 输出 分隔物 是 各自
可编程序的, 因此 准许 为 这 下列的 输出-至-
输入 频率 ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8. 这
外部 反馈 准许 这 设备 至 达到 “zero delay”
在 这 输入 时钟 和 这 输出 clocks. 这 pll_sel
管脚 能 是 使用 至 绕过 这 pll 为 系统 测试 和 debug
目的. 在 绕过 模式, 这 涉及 时钟 是 routed
周围 这 pll 和 在 这 内部的 输出 dividers.
F
EATURES
•
5 差别的 3.3v lvpecl 输出
•
可选择的 差别的 时钟 输入
•
clkx, nclkx 一双 能 接受 这 下列的 差别的
输入 水平: lvpecl, lvds, lvhstl, sstl, hcsl
•
输出 频率 范围: 31.25mhz 至 700mhz
•
输入 频率 范围: 31.25mhz 至 700mhz
•
vco 范围: 250mhz 至 700mhz
•
可编程序的 dividers 准许 为 这 下列的 输出-至-输入
频率 ratios: 8:1, 4:1, 2:1, 1:1, 1:2, 1:4, 1:8
•
外部 反馈 为 “zero delay” 时钟 regeneration
和 configurable 发生率
•
循环-至-循环 jitter: 25ps (最大)
•
输出 skew: 25ps (最大)
•
静态的 阶段 补偿: 50ps ± 100ps
•
3.3v 供应 电压
•
0°c 至 70°c 包围的 运行 温度
•
工业的 温度 信息 有 在之上 要求
HiPerClockS™
ICS
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
32-含铅的 lqfp
7mm x 7mm x 1.4mm 包装 身体
y 包装
顶 视图
32-含铅的 vfqfn
5mm x 5mm x 0.95 包装 身体
k 包装
顶 视图
32 31 30 29 28 27 26 25
9 10 11 12 13 14 15 16
1
2
3
4
5
6
7
8
24
23
22
21
20
19
18
17
V
CCO
Q3
nQ3
Q2
nQ2
Q1
nQ1
V
CCO
SEL0
SEL1
CLK0
nCLK0
CLK1
nCLK1
clk_sel
MR
V
CCO
Q0
nQ0
V
EE
SEL2
fb_在
nfb_在
V
CC
V
CCO
nQ4
Q4
V
EE
SEL3
V
CCA
pll_sel
V
CC
ics8735-01
pll_sel
CLK0
nCLK0
CLK1
nCLK1
clk_sel
fb_在
nfb_在
SEL0
SEL1
SEL2
SEL3
MR
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
0
1
PLL
8:1, 4:1, 2:1, 1:1,
1:2, 1:4, 1:8
0
1
÷1, ÷2, ÷4, ÷8,
÷16, ÷32, ÷64
: 点此下载
