1. 一般 描述
这 74aup1g79 是 一个 高-效能, 低-电源, 低-电压, si-门 cmos device,
更好的 至 大多数 先进的 cmos 兼容 ttl families.
施密特-触发 action 在 所有 输入 制造 这 电路 tolerant 至 slower 输入 上升 和 下降
时间 横过 这 全部 v
CC
范围 从 0.8 v 至 3.6 v.
这个 设备 确保 一个 非常 低 静态的 和 动态 电源 消耗量 横过 这 全部
V
CC
范围 从 0.8 v 至 3.6 v.
这个 设备 是 全部地 specified 为 partial 电源-向下 产品 使用 I
止
.
这 I
止
电路系统 使不能运转 这 输出, 阻止 这 损害的 backflow 电流 通过
这 设备 当 它 是 powered 向下.
这 74aup1g79 提供 这 单独的 积极的-边缘 triggered d-类型 flip-flop. 信息
在 这 数据 输入 是 transferred 至 这 Q 输出 在 这 低-至-高 转变 的 这 时钟
脉冲波. 这 D 输入 必须 是 稳固的 一个 设置-向上 时间 较早的 至 这 低-至-高 时钟
转变 为 predictable 运作.
2. 特性
■
宽 供应 电压 范围 从 0.8 v 至 3.6 V
■
高 噪音 免除
■
遵守 和 电子元件工业联合会 standards:
◆
jesd8-12 (0.8 v 至 1.3 v)
◆
jesd8-11 (0.9 v 至 1.65 v)
◆
jesd8-7 (1.2 v 至 1.95 v)
◆
jesd8-5 (1.8 v 至 2.7 v)
◆
jesd8-b (2.7 v 至 3.6 v)
■
静电释放 保护:
◆
hbm jesd22-a114-c 超过 2000 V
◆
mm jesd22-a115-一个 超过 200 V
◆
cdm jesd22-c101-c 超过 1000 V
■
低 静态的 电源 消耗量; i
CC
= 0.9
µ
一个 (最大)
■
获得-向上 效能 超过 100 毫安 每 jesd 78 类 ii
■
输入 接受 电压 向上 至 3.6 V
■
低 噪音 越过 和 undershoot < 10 % 的 v
CC
■
I
止
电路系统 提供 partial 电源-向下 模式 运作
■
多样的 包装 选项
■
specified 从
−
40
°
Cto+85
°
c 和
−
40
°
C 至 +125
°
C
74AUP1G79
低-电源 d-类型 flip-flop; 积极的-边缘 触发
rev. 01 — 12 九月 2005 产品 数据 薄板
: 点此下载
