综合
电路
系统, 公司
概述 描述 特点
av9172
块 图表
AV9172RevB060297P
这
AV9172
是 设计 至 生成 低 偏斜 时钟 用于
时钟 分布 入点 高性能 pcs 和 workstations.
它 用途 锁相 回路 技术 至 对齐 这 相位 和
频率 的 这 输出 时钟 与 一个 输入 参考 时钟.
因为 这 输入 至 输出 偏斜 是 保证 至 ±500ps, 这
零件 行为 作为 一个 “zero delay” 缓冲区.
这
AV9172
有 六个 可配置 产出. 这
av9172-01
版本 有 一个 输出 那 运行 在 这 相同 相位 和
频率 作为 这 参考 时钟. 一个 第二 输出 运行 在 这
相同 频率 作为 这 参考, 但是 可以 要么 是 入点 相位 或
180° 出点 的 相位 从 这 输入 时钟. 两个 产出 是
提供 那 是 在 两次 这 参考 频率 和 入点
相位 与 这 参考 时钟. 这 决赛 产出 可以 是
编程 至 是 replicas 的 这 2x 时钟 或 不重叠
两个 相位 时钟 在 两次 这 参考 频率. 这
av9172-01
和
av9172-03
操作 与 输入 时钟
从 10 mhz 至 50 mhz 同时 生产 产出 从
10 mhz 至 100 mhz. 这
av9172-07
操作 与 输入
时钟 从 20 至 100 mhz.
这 使用 的 一个 锁相 回路 (pll) 允许 这 输出
时钟 至 运行 在 倍数 的 这 输入 时钟. 这个 许可证
路由 的 一个 下部 速度 时钟 和 本地 世代 的 一个
必填项 高 速度 时钟. 同步 的 这 相位
关系 之间 这 输入 时钟 和 这 输出 时钟 是
已完成 当 一个 输出 时钟 是 已连接 至 这
输入 管脚 fbin. 这 pll 电路 火柴 上升 边缘 的 这
输入 时钟 和 输出 时钟.
• av9172-07
输入 是 66 mhz 与 66 和 33 mhz
输出 缓冲区
• av9172-01
是 管脚 兼容 与 gazelle ga1210e
• ±250ps 偏斜 (最大值) 之间 产出
• ±500ps 偏斜 (最大值) 之间 输入 和 产出
• 输入 频率 范围 从 10 mhz 至 50 mhz
(-01, -03) 和 从 20 mhz 至 100 mhz (-07)
• 输出 频率 范围 从 10 mhz 至 100 mhz
(-01, -03, -07)
• 特殊 模式 用于 两相 时钟 世代
• 输入 和 产出 是 完全 ttl-兼容
• cmos 流程 结果 入点 低 电源 供应 电流
• 高 驱动器, 25ma 产出
• 低 成本
• 16-管脚 soic (150-密耳) 或 16-管脚 pdip 包装
低 偏斜 输出 缓冲区
这
AV9172
是 预制 使用 cmos 技术 哪个
结果 入点 很多 下部 电源 消费 和 成本 比较
与 这 镓 砷化物-基于 ga1210e. 这 典型
操作 电流 用于 这
AV9172
是 50ma 与 120ma 用于
这 ga1210e.
ics 优惠 几个 版本 的 这
AV9172
. 这 不同的
设备 是 显示 下面:
零件 描述
av9172-01 第二 来源 的 ga1210e
av9172-03 时钟 加强肋 和 缓冲区
av9172-07 时钟 缓冲区 用于 66 mhz 输入
ics 储备金 这 右侧 至 制造 变更 入点 这 设备 数据 已识别 入点 这个 出版物
无 进一步 通知. ics 建议 其 客户 至 获取 这 最新 版本 的 全部
设备 数据 至 验证 那 任何 信息 正在 依赖 在 由 这 客户 是 电流
和 准确.
: 点此下载
