1
8 meg x 8 edo dram micron 技术, inc., reserves 这 正确的 至 改变 产品 或者 规格 没有 注意.
d20_2.p65 – rev. 5/00 ©2000, micron 技术, 公司
8 meg x 8
edo dram
8 meg x 8 edo dram 部分 号码
REFRESH
部分 号码 寻址 包装 REFRESH
mt4lc8m8c2dj-x 4K SOJ 标准
mt4lc8m8c2dj-x s 4K SOJ 自
mt4lc8m8c2tg-x 4K TSOP 标准
mt4lc8m8c2tg-x s 4K TSOP 自
mt4lc8m8p4dj-x 8K SOJ 标准
mt4lc8m8p4dj-x s 8K SOJ 自
mt4lc8m8p4tg-x 8K TSOP 标准
mt4lc8m8p4tg-x s 8K TSOP 自
x = 速
特性
• 单独的 +3.3v ±0.3v 电源 供应
• 工业-标准 x8 引脚, 定时, 功能,
和 包装
• 12 行, 11 column 地址 (c2) 或者
13 行, 10 column 地址 (p4)
• 高-效能 cmos 硅-门 处理
• 所有 输入, 输出 和 clocks 是 lvttl-
兼容
• 扩展 数据-输出 (edo) 页 模式 进入
• 4,096-循环 cas#-在之前-ras# (cbr) refresh
distributed 横过 64ms
• optional 自 refresh (s) 为 低-电源 数据
保持
选项 标记
• refresh 寻址
4,096 (4k) rows C2
8,192 (8k) rows P4
• 塑料 包装
32-管脚 soj (400 mil) DJ
32-管脚 tsop (400 mil) TG
• 定时
50ns 进入 -5
60ns 进入 -6
• refresh 比率
标准 refresh (64ms 时期) 毫无
自 refresh (128ms 时期) S*
便条:
1. 这 8 meg x 8 edo dram 根基 号码
differentiates 这 offerings 在 一个 place—
MT4LC8M8c2. 这 fifth 地方 distinguishes 这
地址 offerings: c2 designates 4k 地址 和
p4 designates 8k 地址.
2. 这 “#” 标识 indicates 信号 是 起作用的 低.
*contact 工厂 为 有效性
部分 号码 例子:
mt4lc8m8c2dj-5
DRAM
mt4lc8m8p4, mt4lc8m8c2
为 这 最新的 数据 薄板, 请 谈及 至 这 micron 网
站点: www.micronsemi.com/mti/msp/html/数据手册.html
管脚 分派 (顶 视图)
关键 定时 参数
速
t
RC
t
RAC
t
PC
t
AA
t
CAC
t
CAS
-5 84ns 50ns 20ns 25ns 13ns 8ns
-6 104ns 60ns 25ns 30ns 15ns 10ns
**nc 在 c2 版本 和 a12 在 p4 版本
32-管脚 soj 32-管脚 tsop
V
CC
DQ0
DQ1
DQ2
DQ3
NC
V
CC
WE#
RAS#
A0
A1
A2
A3
A4
A5
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
SS
DQ7
DQ6
DQ5
DQ4
Vss
CAS#
OE#
NC
/A12**
A11
A10
A9
A8
A7
A6
V
SS
V
CC
DQ0
DQ1
DQ2
DQ3
NC
V
CC
WE#
RAS#
A0
A1
A2
A3
A4
A5
V
CC
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
32
31
30
29
28
27
26
25
24
23
22
21
20
19
18
17
V
SS
DQ7
DQ6
DQ5
DQ4
V
SS
CAS#
OE#
nc/A12**
A11
A10
A9
A8
A7
A6
V
SS
一般 描述
这 8 meg x 8 dram 是 一个 高-速 cmos, dy-
namic 随机的-进入 记忆 设备 containing
67,108,864 位 和 设计 至 运作 从 3v 至
3.6v. 这 mt4lc8m8c2 和 mt4lc8m8p4 是 func-
tionally 有组织的 作 8,388,608 locations containing
第八 位 各自. 这 8,388,608 记忆 locations 是
arranged 在 4,096 rows 用 2,048 columns 在 这 c2
版本 和 8,192 rows 用 1,024 columns 在 这 p4
版本. 在 读 或者 写 循环, 各自 location 是