CDC516
3.3-v 锁相 回路 时钟 驾驶员
scas575a – july 1996 – 修订 january 1998
1
post 办公室 框 655303
•
达拉斯市, 德州 75265
d
锁相 回路 时钟 分布 用于
同步 dram 应用程序
d
分发 一个 时钟 输入 至 四 银行
的 四 产出
d
分开 输出 启用 用于 每个 输出
银行
d
外部 反馈 管脚 (fbin) 是 已使用 至
同步 这 产出 至 这 时钟 输入
d
否 外部 rc 网络 必填项
d
操作 在 3.3-v v
抄送
d
已打包 入点 塑料 48-管脚 薄 收缩
小轮廓 包装
描述
这 cdc516 是 一个 高-业绩, 低-偏斜,
低-抖动, 锁相 回路 时钟 驾驶员. 它 用途 一个
锁相 回路 (pll) 至 精确地 对齐, 入点 两者都有
频率 和 相位, 这 反馈 输出
(fbout) 至 这 时钟 (clk) 输入 信号. 它 是
具体而言 设计 用于 使用 与 同步
drams. 这 cdc516 操作 在 3.3-v v
抄送
和
是 设计 至 驱动器 向上 至 五个 时钟 荷载 按
输出.
四 银行 的 四 产出 提供 16 低-偏斜,
低抖动 副本 的 这 输入 时钟. 输出 信号
职责 循环次数 是 已调整 至 50 百分比,
独立 的 这 职责 循环 在 这 输入 时钟.
每个 银行 的 产出 可以 是 已启用 或 已禁用
单独 通过 这 1g, 2g, 3g, 和 4g 控制
输入. 当 这 g 输入 是 高, 这 产出
开关 入点 相位 和 频率 与 clk; 当 这
g 输入 是 低, 这 产出 是 已禁用 至 这
逻辑-低 州.
不像 许多 产品 包含 plls, 这 cdc516 是否 不 需要 外部 rc 网络. 这 回路 过滤器 用于
这 pll 是 包括 开启-芯片, 最小化 组件 计数, 板 空间, 和 成本.
因为 它 是 基于 开启 pll 电路, 这 cdc516 需要 一个 稳定 时间 至 实现 相位 锁 的 这
反馈 信号 至 这 参考 信号. 这个 稳定 时间 是 必填项 以下内容 电源 向上 和 应用程序
的 一个 固定-频率, 固定-相位 信号 在 clk, 作为 井 作为 以下内容 任何 变更 至 这 pll 参考 或
反馈 信号. 这 pll 将 是 旁路 用于 测试一下 目的 由 捆扎带 av
抄送
至 接地.
这 cdc516 是 表征 用于 操作 从 0
°
c 至 70
°
c.
版权
1998, 德州 仪器仪表 股份公司
生产 数据 信息 是 电流 作为 的 出版物 日期.
产品 符合 至 规格 按 这 条款 的 德州 仪器仪表
标准 保修. 生产 加工 是否 不 必然 包括
测试 的 全部 参数.
请 是 意识到 那 一个 重要 通知 关于 可用性, 标准 保修, 和 使用 入点 关键 应用程序 的
德州 仪器仪表 半导体 产品 和 免责声明 对此 出现 在 这 结束 的 这个 数据 工作表.
1
2
3
4
5
6
7
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
v
抄送
1Y0
1Y1
地
地
1Y2
1Y3
v
抄送
1G
地
av
抄送
clk
AGND
AGND
地
2G
v
抄送
2Y0
2Y1
地
地
2Y2
2Y3
v
抄送
v
抄送
4Y0
4Y1
地
地
4Y2
4Y3
v
抄送
4G
地
av
抄送
FBIN
AGND
FBOUT
地
3G
v
抄送
3Y0
3Y1
地
地
3Y2
3Y3
v
抄送
48
47
46
45
44
43
42
41
40
39
38
37
36
35
34
33
32
31
30
29
28
27
26
25
dgg 包装
(顶部 查看)
: 点此下载
