首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:220838
 
资料名称:CH7303
 
文件大小: 330.34K
   
说明
 
介绍:
Chrontel CH7303 HDTV / DVI Encoder
 
 


: 点此下载
 
1
浏览型号CH7303的Datasheet PDF文件第2页
2
浏览型号CH7303的Datasheet PDF文件第3页
3
浏览型号CH7303的Datasheet PDF文件第4页
4
浏览型号CH7303的Datasheet PDF文件第5页
5
浏览型号CH7303的Datasheet PDF文件第6页
6
浏览型号CH7303的Datasheet PDF文件第7页
7
浏览型号CH7303的Datasheet PDF文件第8页
8
浏览型号CH7303的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
CH7303
初步的 先进的 信息
209-0000-031
rev. 0.4, 8/26/2002 1
Chrontel
chrontel ch7303 hdtv / dvi encoder
特性
一般 描述
数字的 visual 接口 (dvi) 传输者 向上 至 165m
pixels/第二
dvi 低 jitter pll
dvi hot plug 发现
hdtv 支持 为 480p, 576p, 720p, 1080i 和 1080p
• macrovision
TM
copy 保护 支持 为 hdtv
可编程序的 数字的 input 接口 支承的 rgb
(15, 16, 24 或者 30 位) 和 ycrcb 输入 数据 formats
能 输出 也 rgb 或者 yprpb
tv / 监控 连接 发现
可编程序的 电源 管理
三 10-位 video dac 输出
全部地 可编程序的 通过 串行 端口
完全 windows 和 dos 驱动器 支持
低 电压 接口 支持 至 graphics 设备
offered 在 一个 64-管脚 lqfp 包装
backward 管脚 兼容 和 ch7301 或者 ch7009/11
支持 三 额外的 15 位 多路复用 rgb 输入
数据 format (idf 6,7.8)
专利权 号码 5,781,241
¥ 专利权 号码 5,914,753
这 ch7303 是 一个 显示 controller 设备 这个 accepts 一个
数字的 graphics 输入 信号, 和 encodes 和 transmits 数据
通过 一个 dvi link (dfp 能 也 是 supported), vga 端口
(相似物 rgb) 或者 一个 hdtv 端口 (ypr铅). 这 设备 是 能 至
encode 这 video 信号 和 发生 同步 信号
为 相似物 hdtv 接口 standards 和 graphics standards
向上 至 uxga. 这 设备 accepts 数据 在 一个 15-位 宽
能变的 电压 数据 端口 这个 支持 9 不同的 数据
formats 包含 rgb 和 ycrcb.
这 dvi 处理器 包含 一个 低 jitter pll 为
一代 的 这 高 频率 serialized 时钟, 和 所有
电路系统 必需的 至 encode, serialize 和 transmit 数据.
这 ch7303 是 能 至 驱动 一个 dfp 显示 在 一个 pixel 比率
的 向上 至 165mhz, 支承的 uxga 决议 显示.
非 范围调整 的 输入 数据 是 执行 在 这 数据 输出
至 这 dvi 设备.
在 增加 至 dvi encoder 模式, 绕过 模式 是 包含
这个 执行 颜色 空间 转换 至 hdtv standards
和 发生 和 insert hdtv 同步 信号, 或者 输出 vga
样式 相似物 rgb 为 使用 作 一个 crt dac.
便条: 其它 names 和 brands 将 是 claimed 作 所有物 用 其他.
SPC
SPD
gpio[1:0]
RESET*
HPDET
xclk,xclk*
ISET
MUX
2
10-位 dac's
dac 2
dac 1
dac 0
颜色 空间
转换
同步 decode
HDTV
YPbPr
RGB
dvi pll
dvi encode
DVI
Serialize
dvi 驱动器
tlc, tlc*
tdc0, tdc0*
tdc1, tdc1*
tdc2, tdc2*
串行
端口
控制
数据
获得,
Demux
时钟
驱动器
/
30
/
2
h,v,de
获得
hsync,
VSYNC
DAC[1]
DAC[2]
DAC[0]
/
24
h,v
2
/
2
/
2
/
2
/
2
/
2
d[14:0]
15
DE
VREF
/
30
/
24
图示 1: 函数的 块 图解
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com