整体的
电路
系统, 公司
一般 描述 特性
ics9169c-273
块 图解
频率 发生器 为 pentium™ 为基础 系统
9169c-273revc031897
管脚 配置
这
ics9169c-273
是 一个 低-费用 频率 发生器
设计 specifically 为 pentium 为基础 碎片 设置 系统.
这 整体的 缓存区 降低 skew 和 提供 所有 这
clocks 必需的. 一个 14.318 mhz xtal 结晶 提供 这
涉及 时钟 至 发生 标准 pentium 发生率.
这 cpu 时钟 制造 gradual 频率 transitions 没有
violating 这 pll 定时 的 内部的 微处理器 时钟
multipliers.
twelve cpu 时钟 输出 提供 sufficient clocks 为 这
cpu, 碎片 设置, 记忆 和 向上 至 二 dimm 连接器 (和
四 clocks 至 各自 dimm). 也 同步的 (cpu/2) 或者
异步的 (32 mhz) pci 总线运作 能 是 选择
用 闭锁 数据 在 这 bsel 输入.
32-管脚 soj
符合实际
3.3v±10%, 0-70
°
C
结晶 (x1, x2) = 14.31818 mhz
pentium 是 一个 商标 在 intel 公司.
• twelve 可选择的 cpu clocks 运作 向上 至 83.3mhz
• 最大 cpu jitter 的 ± 200ps
• 六 总线 clocks 支持 同步 或者 async 总线 运作
• 250ps skew window 为 cpu 输出, 500ps skew
window 为 总线 输出
• cpu clocks 总线 clocks skew 0-2ns (cpu early)
• 整体的 缓存区 输出 驱动 向上 至 30pf 负载
• 3.0v - 3.7v 供应 范围, cpu(1:6) 输出 2.5v(2.375-
2.62v)vdd 选项
• 32-管脚 soj 包装
• 逻辑 输入 latched 在 电源-在 为 频率 选择
节省 管脚 作 输入/输出
• 48 mhz 时钟 为 usb 支持 和 24 mhz 时钟 为 fd
地址
选择
cpu(1:12)
(mhz)
总线 (1:6)mhz
48MHz 24MHz REF
FS2 FS1 FS0 BSEL=1 BSEL=0
00 0 50 25 32 48 24 REF
00 1 60 30 32 48 24 REF
0 1 0 66.6 33.3 32 48 24 REF
0 1 1 ref/2 ref/4 ref/3 ref/2 ref/4 REF
1 0 0 55 27.5 32 48 24 REF
1 0 1 75 37.5 32 48 24 REF
1 1 0 83.3 41.7 32 48 24 REF
1 1 1 Tristate Tristate Tristate Tristate Tristate Tristate
vdd groups:
vdd1 = x1, x2, ref/bsel
vdd2 = cpu(1:6)
vdd3 = cpu(7:12) &放大; pll 核心
vdd4 = 总线(1:6)
vdd5 = 48/24 mhz
latched 输入:
l1 = bsel
l2 = fs0
l3 = fs1
l4 = fs2
ics reserves 这 正确的 至 制造 改变 在 这 设备 数据 identified 在 这个 发行
没有 更远 注意. ics advises 它的 客户 至 获得 这 最新的 版本 的 所有
设备 数据 至 核实 那 任何 信息 正在 relied 在之上 用 这 客户 是 电流
和 精确.
: 点此下载
