256k x 16 静态 ram
CY7C1041CV33
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-05134 rev. *d 修订 october 18, 2002
特点
• 管脚 等效 至 cy7c1041bv33
• 高 速度
—t
AA
= 10 ns
• 低 活动 电源
— 324 mw (最大值.)
• 2.0v 数据 保留
• 自动 掉电 当 取消选择
• ttl-兼容 输入 和 产出
• 容易 记忆 扩展 与 ce
和 oe特点
功能 描述
[1]
这 cy7c1041cv33 是 一个 高性能 cmos 静态
ram 有组织的 作为 262,144 字词 由 16 比特.
写作 至 这 设备 是 已完成 由 服用 芯片 启用
(ce
) 和 写 启用 (我们) 输入 低. 如果 字节 低 启用
(ble) 是 低, 然后 数据 从 我/o 针脚 (我/o
0
–
我/o
7
), 是 书面
进入 这 位置 指定 开启 这 地址 针脚 (一个
0
–
一个
17
). 如果 字节
高 启用 (bhe
) 是 低, 然后 数据 从 我/o 针脚
(我/o
8
–
我/o
15
) 是 书面 进入 这 位置 指定 开启 这
地址 针脚 (一个
0
–
一个
17
).
阅读 从 这 设备 是 已完成 由 服用 芯片
启用 (ce
) 和 输出 启用 (oe) 低 同时 强迫 这
写 启用 (我们
) 高. 如果 字节 低 启用 (ble) 是 低,
然后 数据 从 这 记忆 位置 指定 由 这 地址
针脚 将 出现 开启 我/o
0
–
我/o
7
. 如果 字节 高 启用 (bhe) 是
低, 然后 数据 从 记忆 将 出现 开启 我/o
8
至 我/o
15
. 请参见
这 真相 表 在 这 背面 的 这个 数据 工作表 用于 一个 完成
描述 的 阅读 和 写 模式.
这 输入/输出 针脚 (我/o
0
–
我/o
15
) 是 已放置 入点 一个
高阻抗 州 当 这 设备 是 取消选择 (ce
高), 这 产出 是 已禁用 (oe高), 这 bhe和 ble
是 已禁用 (bhe, ble高), 或 期间 一个 写 操作
(ce
低, 和 我们低).
这 cy7c1041cv33 是 可用 入点 一个 标准 44-管脚
400-密耳-宽 车身 宽度 soj 和 44-管脚 tsop 二 包装
与 中心 电源 和 接地 (革命性的) 引出线, 作为 井
作为 一个 48-球 细距 球 网格 阵列 (fbga) 包装.
14
15
逻辑 块 图表 管脚 配置
一个
1
一个
2
一个
3
一个
4
一个
5
一个
6
一个
7
一个
8
色谱柱
解码器
行 解码器
感觉 安培数
输入 缓冲区
256K
×
16
阵列
一个
0
一个
11
一个
13
一个
12
一个
一个
一个
16
一个
17
一个
9
一个
10
1024 x 4096
我/o
0
–
我/o
7
oe
我/o
8
–
我/o
15
ce
我们
ble
BHE
顶部 查看
SOJ
tsop 二
我们
1
2
3
4
5
6
7
8
9
10
11
14
31
32
36
35
34
33
37
40
39
38
12
13
41
44
43
42
16
15
29
30
v
抄送
一个
5
一个
6
一个
7
一个
8
一个
0
一个
1
oe
v
ss
一个
17
我/o
15
一个
2
ce
我/o
2
我/o
0
我/o
1
BHE
一个
3
一个
4
18
17
20
19
我/o
3
27
28
25
26
22
21
23
24
v
ss
我/o
6
我/o
4
我/o
5
我/o
7
一个
16
一个
15
ble
v
抄送
我/o
14
我/o
13
我/o
12
我/o
11
我/o
10
我/o
9
我/o
8
一个
14
一个
13
一个
12
一个
11
一个
9
一个
10
nc
选择 指南
-8 -10 -12 -15 -20 单位
最大值 访问权限 时间 8 10121520ns
最大值 操作 电流 商业 100 90 85 80 75 ma
工业 110 100 95 90 85 ma
最大值 cmos 备用 电流 商业/
工业
10 10 10 10 10 ma
阴影 区域 包含 预付款 信息.
备注:
1. 用于 准则 开启 sram 系统 设计, 请 参考 至 这
“
系统 设计 准则
”
柏树 应用程序 备注, 可用 开启 这 互联网 在 www.柏树.com.
: 点此下载
