133-mhz 传播 光谱 时钟 合成器/驾驶员
与 agp, usb, 和 drcg 支持
CY2210
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07204 rev. *a 修订 12月 14, 2002
0
特点 好处
• 混合 2.5v 和 3.3v 操作
• 符合 至 英特尔
®
ck133 (cy2210-3) &放大器; ck133w
(cy2210-2) 合成器 和 驾驶员 规格
可用 与 pentium
®
二 和 pentium
®
三 处理器
•
多个 输出 时钟 在 不同的 频率
—
四 cpu 时钟, 向上 至 133 mhz
—
八 同步 pci 时钟, 1 自由运行
—
两个 cpu/2 时钟, 在 一半 这 cpu 频率
—
四 agp 时钟 在 66 mhz
—
三个 同步 apic 时钟, 在 16.67 mhz
—
一个 usb 时钟 在 48 mhz
—
两个 参考 时钟 在 14.318 mhz
单芯片 主 主板 时钟 发电机
—
驱动 一起, 支持 4 cpus 和 一个 芯片组
—
支持 用于 4 pci 插槽 和 芯片组
—
驱动器 向上 至 两个 主 记忆 时钟 发电机,包括-
ing drcg (cpuclk/2)
—
支持 用于 多个 agp 插槽
—
支持 多处理 系统
—
支架 usb 频率 和 我/o 芯片
•
传播 光谱 时钟
—
32.5-khz 调制 频率 @ 133 mhz
—
33.1-khz 调制 频率 @ 100 mhz 用于
cy2210-02/03
—
33.4-khz 调制 频率 @ 100 mhz 用于
cy2210-04
—
非易失存储器 可编程 百分比 的 传播.
默认 是
–
0.6%, 哪个 是 推荐 由 英特尔
启用 减少 的 emi 入点 一些 系统
•
掉电 特点
支架 移动电话 系统
•
三个 选择 输入
支架 向上 至 八 cpu 时钟 频率
•
低偏斜 和 低抖动 产出
满足 紧 系统 计时 要求 在 高 频率
•
oe 和 测试一下 模式 支持
启用 吃了 和
“
床 的 nails
”
测试
•
56-管脚 ssop 包装
广泛 可用, 标准 包装 启用 下部 成本
英特尔 和 pentium 是 已注册 商标 的 英特尔 公司.
逻辑 块 图表
非易失存储器
XTALOUT
XTALIN
apicclk [0
–
2] (16.67 mhz)
14.318
MHz
osc.
pciclk_f (33.33 mhz)
SEL1
CPU
PLL
refclk [0
–
1] (14.318 mhz)
cpuclk [0
–
3]
pciclk [1
–
7] (33.33 mhz)
系统
PLL
usbclk (48 mhz)
cpu_停止
pci_停止
SEL0
SEL133
cpuclk/2 [0
–
1] (drcg)
分隔器,
非易失存储器-
ProgDelay
和
停止 逻辑
pwr_dwn
agpclk [0
–
3] (66.67 mhz)
传播
SSOP
顶部 查看
1
2
3
4
5
6
7
8
9
10
11
12
33
32
31
30
29
36
35
v
SSREF
34
13
14
15
16
17
18
19
20
21
22
23
24
45
44
43
42
41
37
38
39
40
48
47
46
REFCLK0
REFCLK1
v
DDREF
25
26
27
28
49
52
51
50
53
56
55
54
v
DDPCI
PCICLK6
v
DDAGP
v
DDUSB
传播
v
SSCPU
v
DDCPU
APICCLK0
v
SSPCI
PCICLK5
v
SSAGP
AGPCLK3
pci_停止
v
DDCPU
cpuclk/2
v
DDAPIC
XTALIN
XTALOUT
pciclk_f
PCICLK1
PCICLK2
PCICLK3
v
SSPCI
PCICLK4
v
DDPCI
PCICLK7
v
SSPCI
AGPCLK0
AGPCLK1
v
SSAGP
AGPCLK2
SEL1
SEL0
pwr_dwn
cpu_停止
av
ss
av
dd
CPUCLK0
CPUCLK1
v
SSCPU
CPUCLK2
CPUCLK3
v
sscpu/2
cpuclk/2
v
ddcpu/2
v
SSAPIC
APICCLK1
APICCLK2
v
DDAGP
SEL133
USBCLK
v
SSUSB
cy2210-2/-3/-4
(drcg)
(drcg)
管脚 配置
: 点此下载
