首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号:
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:251694
 
资料名称:AD9773EB
 
文件大小: 218.07K
   
说明
 
介绍:
12-Bit, 160 MSPS 2】/4】/8】 Interpolating Dual TxDAC+ D/A Converter
 
 


: 点此下载
 
1
浏览型号AD9773EB的Datasheet PDF文件第2页
2
浏览型号AD9773EB的Datasheet PDF文件第3页
3
浏览型号AD9773EB的Datasheet PDF文件第4页
4
浏览型号AD9773EB的Datasheet PDF文件第5页
5
浏览型号AD9773EB的Datasheet PDF文件第6页
6
浏览型号AD9773EB的Datasheet PDF文件第7页
7
浏览型号AD9773EB的Datasheet PDF文件第8页
8
浏览型号AD9773EB的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
1
初步的 技术的数据
一个
12-位, 160 msps
2
××
××
×
/4
××
××
×
/8
××
××
×
Interpolating
双 txdac+
®
d/一个 转换器
AD9773
初步的 技术的 数据
01-19-01
特性
12 位 决议, 160 msps 转换 比率
可选择的 2
×
/4
×
/8
×
interpolating 过滤
可编程序的 频道 增益 和 补偿 调整
fs/2,4,8 数字的 quadrature 调制 能力
直接 如果 传递 模式 为 70mhz+ ifs
使能 image 拒绝 architecture
极好的 交流 效能
- sfdr -69dbc @ 2-35mhz
-wcdma acpr -70db @ 如果=16.25 mhz
内部的 pll 时钟 乘法器
可选择的 内部的 时钟 分隔物
多功能的 时钟 输入
-差别的/单独的 结束
-sine 波 或者 ttl/cmos/lvpecl 兼容
多功能的 输入 数据 接口
-2’s complement/笔直地 二进制的 数据 编码
-双 端口 或者 单独的 端口 interleaved 数据
单独的 +3.3v 供应 运作
电源 消耗: <700mw @ 3.3v
在-碎片 1.2 v 涉及, 80-含铅的 lqfp
产品
communications:
相似物 quadrature 调制 architectures
3g, multi-运输车 gsm, tdma, cdma 系统
multi-水平的 qam modulators, 仪器
产品 描述
这 ad9773 是 这 12 位 成员 的 这 ad977x 家族 的
管脚-兼容, 高 效能, 可编程序的 2
×
/4
×
/8
×
interpolating txdac+s. 这 ad977x 家族 特性 一个 串行
端口 接口 (spi) 供应 一个 高 水平的 的 programmabil-
ity 因此 准许 为 增强 系统 水平的 选项. 这些
选项 包含: 可选择的 2
×
/4
×
/8
×
interpolation 过滤;
fs/2, fs/4 或者 fs/8 数字的 quadrature 调制 和 image
拒绝; 一个 直接 如果 模式; 可编程序的 频道 增益
和 补偿 控制; 可编程序的 内部的 时钟 分隔物;
笔直地 二进制的 或者 二’s complement 数据 接口; 和 一个
单独的 端口 或者 双 端口 数据 接口.
块 图解
rev. PrA
信息 陈设 用 相似物 设备 是 相信 至 是 精确 和
可依靠的. 不管怎样, 非 责任 是 assumed 用 相似物 设备 为 它的
使用, 也不 为 任何 infringements 的 专利权 或者 其它 权利 的 第三 部
这个 将 结果 从 它的 使用. 非 执照 是 准予 用 牵涉 或者
否则 下面 任何 专利权 或者 专利权 权利 的 相似物 设备.
一个 技术 方法, p.o. 盒 9106, norwood, 毫安 02062-9106, 美国
电话: 781/329-4700 world 宽 网 站点: http://www.相似物.com
传真: 781/326-8703 ©相似物 设备, inc., 2000
q dac
I
输出
VREF
i dac
I
输出
i/q dac
增益/补偿
寄存器
阶段 detec
-
tor &放大; vco
预分频器
diff.
REFCLK
COS
SIN
COS
SIN
F
DAC
/2,4,8
half-带宽
FILTER#3*
数据
ASSEMBLER
half-带宽
过滤 #1*
half-带宽
过滤 #2*
22
(f
DAC
)
12
22
12
Q
获得
I
获得
MUX
控制
12
12
过滤
绕过 mux
image 拒绝/双
dac 模式 bYPass mux
i 和 q
NINTERLE一个 VE D
或者 interleaved 数据
PROGRAMABle 双 interpolation dac
和 image reJEction/数字的 调制
选择
i 补偿
22
22
22
22
+
-/+
+
+/-
时钟 输出
*half-带宽 过滤 也 能 是 配置 为 "零-stuffing 仅有的"
spi 接口 &放大;
控制 寄存器
i dac
Pll 时钟 multipLIER
和 时钟 分隔物
2
2
2
2
增益
DAC
补偿
DAC
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com