85411AM
www.icst.com/产品/hiperclocks.html
rev. b 六月 16, 2004
1
整体的
电路
系统, 公司
ICS85411
L
OW
S
KEW
, 1-
至
-2
D
IFFERENTIAL
-
至
-lvds f
ANOUT
B
UFFER
G
ENERAL
D
ESCRIPTION
这 ics85411 是 一个 低 skew, 高 performance
1-至-2差别的-至-lvds fanout 缓存区 和 一个
成员 的 这
hiperclocks™ 家族 的 高
效能 时钟 解决方案 从 ics. 这
clk, nclk 一双 能 接受 大多数 标准 differ-
ential 输入 水平.这 ics85411 是 典型 至 oper-
ate 从 一个 3.3v 电源 供应. 有保证的 输出 和
部分-至-部分 skew 特性 制造 这 ics85411
完美的 为 那些 时钟 分发 产品 要求-
ing 好 定义 效能 和 repeatability.
F
EATURES
•
2 差别的 lvds 输出
•
1 差别的 clk, nclk 时钟 输入
•
clk, nclk 一双 能 接受 这 下列的 差别的
输入 水平: lvpecl, lvds, lvhstl, sstl, hcsl
•
最大 输出 频率: 650mhz
•
translates 任何 单独的 结束 输入 信号 至
lvds 水平 和 电阻 偏差 在 nclk 输入
•
输出 skew: 20ps (最大)
•
部分-至-部分 skew: 250ps (最大)
•
additive 阶段 jitter, rms: 0.05ps (典型)
•
传播 延迟: 2.5 ns (最大)
•
3.3v 运行 供应
•
0°c 至 70°c 包围的 运行 温度
•
含铅的-自由 包装 有
•
工业的 温度 信息 有 在之上 要求
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
ICS85411
8-含铅的 soic
3.90mm x 4.90mm x 1.37mm 包装 身体
m 包装
顶 视图
Q0
nQ0
Q1
nQ1
1
2
3
4
HiPerClockS™
ICS
V
DD
CLK
nCLK
地
8
7
6
5
Q0
nQ0
Q1
nQ1
CLK
nCLK