DS90C363B
+3.3v 可编程 LVDS 变送器 18-有点 扁平 面板
显示 (fpd) 链接 -65 MHz
概述 描述
这 DS90C363B 变送器 转换 21 比特 的 cmos/ttl
数据 进入 三个 LVDS (低 电压 差速器 信令)
数据 溪流. 一个 锁相 发送 时钟 是 已传输 入点
平行 与 这 数据 溪流 结束 一个 第四 LVDS 链接. 每
循环 的 这 发送 时钟 21 比特 的 输入 数据 是 抽样
和 已传输. 在 一个 发送 时钟 频率 的 65 mhz, 18
比特 的 rgb 数据 和 3 比特 的 LCD 计时 和 控制 数据
(fpline, fpframe, drdy) 是 已传输 在 一个 费率 的 455
Mbps 按 LVDS 数据 频道. 使用 一个 65 MHz 时钟, 这
数据 吞吐量 是 170 mbytes/秒. 这 DS90C363B trans-
mitter 可以 是 编程 用于 上升 边缘 频闪 或 坠落
边缘 频闪 通过 一个 专用 管脚. 一个 上升 边缘 或
坠落 边缘 频闪 变送器 将 互操作 与 一个 坠落
边缘 频闪 接收器 (ds90cf366) 无 任何 翻译
逻辑.
这个 芯片组 是 一个 理想 手段 至 解决 emi 和 电缆 尺寸
问题 关联的 与 宽, 高 速度 TTL 接口.
特点
n
否 特殊 启动 顺序 必填项 之间
时钟/数据 和 /pd 针脚. 输入 信号 (时钟 和 数据)
可以 是 已应用 要么 之前 或 之后 这 设备 是
通电.
n
支持 传播 光谱 时钟 向上 至 100kHz
频率 调制 &放大器; 偏差 的
±
2.5% 中心
传播 或 −5% 向下 传播.
n
"输入 时钟 检测" 功能 将 拉 全部 LVDS 对 至
逻辑 低 当 输入 时钟 是 缺失 和 当 /pd 管脚
是 逻辑 高.
n
18 至 68 MHz 轮班 时钟 支持
n
Best–in–Class 设置 &放大器; 保持 次 开启 TxINPUTs
n
Tx 电源 消费
&指示灯;
130 mW (典型值)
@
65MHz
Grayscale
n
40% 较少 电源 耗散 比 BiCMOS 备选方案
n
Tx 掉电 模式
&指示灯;
37µW (典型值)
n
支架 vga, svga, XGA 和 双 像素 sxga.
n
窄 总线 减少 电缆 尺寸 和 成本
n
向上 至 1.3 Gbps 吞吐量
n
向上 至 170 megabytes/秒 带宽
n
345 mv (典型值) 秋千 LVDS 设备 用于 低 emi
n
PLL 需要 否 外部 组件
n
兼容 与 tia/eia-644 LVDS 标准
n
低 配置文件 48-铅 TSSOP 包装
n
改进 更换 用于:
sn75lvds84, DS90C363A
块 图表
DS90C363B
20098601
订单 号码 DS90C363BMT
请参见 ns 包装 号码 MTD48
三态
®
是 一个 已注册 商标 的 国家 半导体 公司.
初步
8月 2005
DS90C363B +3.3v 可编程 LVDS 变送器 18-有点 扁平 面板 显示 (fpd) 链接 -65 MHz
© 2005 国家 半导体 公司 DS200986 www.国家.com
: 点此下载
