这 标记 显示 专业 修订 点数.
这 信息 入点 这个 文件 是 主题 至 变更 无 通知. 之前 使用 这个 文件, 请
确认 那 这个 是 这 最新 版本.
不 全部 产品 和/或 类型 是 可用 入点 每 国家/地区. 请 检查 与 一个 nec 电子产品
销售 代表 用于 可用性 和 附加 信息.
mos 综合 电路
µ
pd
44325084, 44325094, 44325184, 44325364
36m-有点 qdr
tm
二 sram
4-字 突发 操作
文件 否. m16784ej1v0ds00 (1st 版本)
日期 已发布 october 2004 ns cp(k)
已打印 入点 日本
初步 数据 工作表
2003
描述
这
µ
pd44325084 是 一个 4,194,304-字 由 8-有点, 这
µ
pd44325094 是 一个 4,194,304-字 由 9-有点, 这
µ
pd44325184 是 一个
2,097,152-字 由 18-有点 和 这
µ
pd44325364 是 一个 1,048,576-字 由 36-有点 同步 四边形 数据 费率 静态 ram
预制 与 高级 cmos 技术 使用 已满 cmos 六个-晶体管 记忆 细胞.
这
µ
pd44325084,
µ
pd44325094,
µ
pd44325184 和
µ
pd44325364 集成 独一无二 同步 外围设备
电路 和 一个 突发 计数器. 全部 输入 寄存器 受控 由一个 输入 时钟 对 (k 和 /k) 是 锁定 开启 这 正
边缘 的 k 和 /k.
这些 产品 是 适合 用于 应用程序 哪个 需要 同步hronous 操作, 高 速度, 低 电压, 高 密度
和 宽 有点 配置.
这些 产品 是 已打包 入点 165-管脚 塑料 fbga.
特点
•
1.8 ± 0.1 v 电源 供应 和 hstl 我/o
•
dll 电路 用于 宽 输出 数据 有效 窗口 和 未来 频率 缩放比例
•
分开 独立 阅读 和 写 数据端口 与 并发 交易记录
•
100% 总线 利用率 ddr 阅读 和 写 操作
•
四-滴答 突发 用于 减少 地址 频率
•
两个 输入 时钟 (k 和 /k) 用于 精确 ddr 计时 在 时钟 上升 边缘 仅
•
两个 输出 时钟 (c 和 /c) 用于 精确 飞行 时间
和 时钟 偏斜 匹配-时钟 和 数据 已交付 一起 至 收货 设备
•
内部 自定时 写 控制
•
时钟-停止 能力 与
µ
s 重新启动
•
用户 可编程 阻抗 输出
•
快 时钟 循环 时间 : 3.3 ns (300 mhz) , 4.0 ns (250 mhz) , 5.0 ns (200 mhz)
•
简单 控制 逻辑 用于 容易 深度 扩展
•
jtag 边界 扫描
: 点此下载
