85304ag-01
www.icst.com/产品/hiperclocks.html
rev. b july 13, 2001
1
ics85304-01
L
OW
S
KEW
, 1-
至
-5
D
IFFERENTIAL
-
至
-3.3v lvpecl f
ANOUT
B
UFFER
G
ENERAL
D
ESCRIPTION
这 ics85304-01 是 一个 低 skew, 高 perfor-
mance 1-至-5 差别的-至-3.3v lvpecl 输出
缓存区 和 一个 成员 的 这 hiperclocks™ 家族
的 高 效能 时钟 解决方案 从 ics.
这 ics85304-01 有 二 可选择的 时钟 在-
puts. 这 clk, nclk 一双 能 接受 大多数 标准 differen-
tial 输入 水平. 这 pclk, npclk 一双 能 接受 lvpecl,
cml, 或者 sstl 输入 水平. 这 时钟 使能 是 内部 syn-
chronized 至 eliminate runt 时钟 脉冲 在 这 输出 dur-
ing 异步的 assertion/deassertion 的 这 时钟 使能
管脚.
有保证的 输出 和 部分-至-部分 skew 特性
制造 这 ics85304-01 完美的 为 那些 产品
要求 好 定义 效能 和 repeatability.
F
EATURES
•
5 差别的 3.3v lvpecl 输出
•
可选择的 clk, nclk 或者 lvpecl 时钟 输入
•
clk, nclk 一双 能 接受 这 下列的 差别的 输入
水平: lvds, lvpecl, lvhstl, sstl, hcsl
•
pclk, npclk 支持 这 下列的 输入 类型:
lvpecl, cml, sstl
•
最大 输出 频率 向上 至 650mhz
•
translates 任何 单独的-结束 输入 信号 至 3.3v lvpecl
水平 和 电阻 偏差 在 nclk 输入
•
输出 skew: 35ps (最大)
•
部分-至-部分 skew: 150ps (最大)
•
传播 延迟: 2.1ns (最大)
•
3.3v 运行 供应
•
0°c 至 70°c 包围的 运行 温度
•
工业的 温度 信息 有 在之上 要求
B
锁
D
IAGRAM
P
在
一个
SSIGNMENT
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
1
2
3
4
5
6
7
8
9
10
20
19
18
17
16
15
14
13
12
11
V
CC
clk_en
V
CC
nPCLK
PCLK
V
EE
nCLK
CLK
clk_sel
V
CC
CLK
nCLK
PCLK
nPCLK
Q0
nQ0
Q1
nQ1
Q2
nQ2
Q3
nQ3
Q4
nQ4
0
1
clk_en
clk_sel
D
Q
LE
HiPerClockS
™
,&放大;6
ics85304-01
20-含铅的 tssop
6.5mm x 4.4mm x 0.92mm 包装 身体
g 包装
至pView
0
1