GAL20V8
高 业绩 e?
2
cmos pld
通用 阵列 logic™
1
228
nc
我/clk
我
我
我
我
我
我
我
nc
nc
nc
地
我
我
我/oe
我
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
Vcc
我/o/q
我
我
4
5
7
9
11
12 14 16 18
19
21
23
25
26
PLCC
1
12
13
24
我/clk
我
我
我
我
我
我
我
我
我
我
地
Vcc
我
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我
我/oe
6
18
GAL20V8
顶部 查看
GAL
20V8
倾角
clk
我
我
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我/o/q
我
我
我
我
我
我
我
我
我
我
我/oe
我/clk
oe
8
8
8
8
8
8
8
8
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
OLMC
IMUX
IMUX
可编程
和-阵列
(64 x 40)
OLMC
版权 © 2000 lattice 半导体 corp. 全部 品牌 或 产品 姓名 是 商标 或 已注册 商标 的 他们的 各自 持有人. 这 规格 和 信息 此处 是 主题
至 变更 无 通知.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
8月 2000
电话. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
20v8_04
特点
•
高 业绩 e?
2
CMOS
®
技术
—
5 ns 最大值 传播 延迟
—
fmax = 166 mhz
—
4 ns 最大值 从 时钟 输入 至 数据 输出
—
UltraMOS
®
高级 cmos 技术
•
50% 至 75% 减少 入点 电源 从 双极性
—
75ma 典型值 icc 开启 低 电源 设备
—
45ma 典型值 icc 开启 四分之一 电源 设备
•
活动 引体向上 开启 全部 针脚
•
e?
2
细胞 技术
—
可重构 逻辑
—
可重新编程 细胞
—
100% 已测试/100% 收益率
—
高 速度 电气 擦除 (&指示灯;100ms)
—
20 年份 数据 保留
•
八 输出 逻辑 宏单元
—
最大值 灵活性 用于 复杂 逻辑 设计
—
可编程 输出 极性
—
也 仿真 24-管脚 pal
®
设备 与 已满 功能/
保险丝 地图/参数化 兼容性
•
预载 和 通电 重置 的 全部 寄存器
—
100% 功能 可测试性
•
应用程序 包括:
—
dma 控制
—
州 机器 控制
—
高 速度 图形 加工
—
标准 逻辑 速度 升级
•
电子 签名 用于 标识
描述
这 gal20v8c, 在 5ns 最大值 传播 延迟 时间, com-
bines 一个 高 业绩 cmos 流程 与 电气 时代-
能 (e?
2
) 浮动 闸门 技术 至 提供 这 最高 速度
业绩 可用 入点 这 pld 市场. 高 速度 擦除 次
(&指示灯;100ms) 允许 这 设备 至 是 重新编程 快速 和 ef-
ficiently.
这 通用 体系结构 提供 最大值 设计 灵活性 由
允许 这 输出 逻辑 宏单元 (olmc) 至 是 已配置 由
这 用户. 一个 重要 子集 的 这 许多 体系结构 配置-
区域 可能 与 这 gal20v8 是 这 pal
体系结构 已列出
入点 这 表 的 这 宏单元 描述 截面. gal20v8 设备
是 有能力 的 仿真 任何 的 这些 pal 体系结构 与 已满
功能/保险丝 地图/参数化 兼容性.
独一无二 测试一下 电路 和 可重新编程 细胞 允许 完成 交流电,
直流, 和 功能 测试 期间 制造. 作为 一个 结果, lattice
半导体 交付 100% 字段 可编程性 和 功能-
水平 的 全部 gal 产品. 入点 加法, 100 擦除/写 循环次数 和
数据 保留 入点 超额 的 20 年 是 指定.
功能 块 图表
管脚 配置
: 点此下载
