july 2004
dsc-3622/06
1
©2004 综合 设备 技术, 公司
特点
◆◆
◆◆
◆
512k x 8 高级 高速 cmos 静态 ram
◆◆
◆◆
◆
电子元件工业联合会 中心 电源 / 地 引出线 用于 减少 噪声
◆◆
◆◆
◆
相等 访问权限 和 循环 次
— 商业 和 工业: 10/12/15ns
◆◆
◆◆
◆
单独 3.3v 电源 供应
◆◆
◆◆
◆
一个 芯片 选择 加号 一个 输出 启用 管脚
◆◆
◆◆
◆
双向 数据 输入 和 产出 直接
ttl-兼容
◆◆
◆◆
◆
低 电源 消费 通过 芯片 取消选择
◆◆
◆◆
◆
可用 入点 36-管脚, 400 密耳 塑料 soj 包装 和
44-管脚, 400 密耳 tsop.
功能 块 图表
描述
这 idt71v424 是 一个 4,194,304-有点 高速 静态 ram 有组织的
作为 512k x 8. 它 是 预制 使用 idt’s 高-perfomance, 高可靠性
cmos 技术. 这个 最先进的 技术, 合并 与 inno-
vative 电路 设计 技术, 提供 一个 成本效益 解决方案 用于 高-
速度 记忆 需要.
这 idt71v424 有 一个 输出 启用 管脚 哪个 操作 作为 快 作为
5ns, 与 地址 访问权限 次 作为 快 作为 10ns. 全部 双向 输入 和
产出 的 这 idt71v424 是 ttl-兼容 和 操作 是 从 一个
单独 3.3v 供应. 完全 静态 异步 电路 是 已使用, 要求
否 时钟 或 刷新 用于 操作.
这 idt71v424 是 已打包 入点 一个 36-管脚, 400 密耳 塑料 soj 和 44-
管脚, 400 密耳 tsop.
地址
解码器
4,194,304-有点
记忆 阵列
我/o 控制
•
•
•
一个
0
一个
18
8
8
我/o
0
-我/o
7
8
控制
逻辑
我们
oe
cs
3622 drw 01
•
•
•
3.3v cmos 静态 ram
4 meg (512k x 8-有点)
IDT71V424S
IDT71V424L
: 点此下载
