>┊
首页 | 最新需求 | 最新现货 | IC库存 | 供应商 | IC英文资料库 | IC中文资料库 | IC价格 | 电路图 | 应用资料 | 技术资料
 IC型号: 
您现在的位置:首页 >  IC英文资料库 进入手机版 
 
资料编号:395087
 
资料名称:ispLSI8840-60LB432
 
文件大小: 304.76K
   
说明
 
介绍:
In-System Programmable SuperBIG⑩ High Density PLD
 
 


: 点此下载
 
1
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第2页
2
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第3页
3
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第4页
4
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第5页
5
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第6页
6
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第7页
7
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第8页
8
浏览型号ispLSI8840-60LB432的Datasheet PDF文件第9页
9
 
本平台电子爱好着纯手工中文简译:截至2020/5/17日,支持英文词汇500个
ispLSI
®
8840
在系统内 可编程
superbig™ 高 密度 pld
8840_07
1
版权 © 2000 lattice 半导体 corp. 全部 品牌 或 产品 姓名 是 商标 或 已注册 商标 的 他们的 各自 持有人. 这 规格 和 信息 此处 是 主题
至 变更 无 通知.
lattice 半导体 corp., 5555 northeast moore ct., hillsboro, oregon 97124, 美国
电话. (503) 268-8000; 1-800-lattice; 传真 (503) 268-8556; http://www.latticesemi.com
特点
superbig 高 密度 在系统内
可编程 逻辑
5v 电源 供应
向上 至 312 我/o 针脚 支撑 3.3v/5v 我/o
1152 寄存器
高速 全球 和 大 快 megablock (bfm)
互连
宽 20-宏单元 通用 逻辑 块 (glb) 用于
高 业绩
宽 输入 浇口 (44 输入 按 glb) 用于 快
计数器, 州 机器, 地址 解码器, 等
pcb-高效 球 网格 阵列 (bga) 包装
选项
高性能 e?
2
CMOS
®
技术
f
最大值
= 110 mhz 最大值 操作 频率
t
pd
= 8.5 ns 传播 延迟
ttl 兼容 输入 和 3.3v/5v 产出
pci 兼容 输入, 产出 和 速度 等级
电气 可擦除 和 可重新编程
非挥发性
可编程 速度/电源 逻辑 路径
优化
在系统内 可编程
— 增加 制造业 收益率, 减少 时间-至-
市场 和 改进 产品 质量
— 重新编程 焊接 设备 用于 更快 调试
100% ieee 1149.1 边界 扫描 可测试 和
5v 在系统内 可编程
体系结构 特点
增强型 管脚-锁定 体系结构, 对称
通用 逻辑 块 已连接 由 hierarchical
大 快 megablock 和 全球 路由 飞机
产品 期限 共享 阵列 支架 向上 至 28
产品 条款 按 宏单元 输出
宏单元 支持 并发 组合 和
已注册 功能
嵌入式 三态 总线 可以 是 已使用 作为 一个 内部
三态 总线 或 作为 一个 分机 的 一个 外部
三态 总线
宏单元 和 我/o 寄存器 功能 多个 控制
选项, 包括 设置, 重置 和 时钟 启用
我/o 针脚 支持 可编程 总线 保持, 拉-向上,
开漏极 和 回转 费率 选项
分开 vccio 电源 供应 用于 输出 驱动程序
支架 5v 或 3.3v 产出
我/o 细胞 注册 可编程 作为 输入 注册 用于
快 设置 时间 或 输出 注册 用于 快 时钟 至
输出 时间
ispdesignexpert™ – 逻辑 编译器 和 com-
完整 isp 设备 设计 系统 从 hdl
合成 通过 在系统内 编程
上级 质量 的 结果
紧紧地 综合 与 领先 cae 供应商 工具
productivity 增强 计时 分析仪, explore
工具, 计时 模拟器 和 ispanalyzer™
pc 和 unix platforms
功能 块 图表
isplsi 8000 家庭 描述
这 isplsi 8000 家庭 的 注册-密集, superbig
在系统内 可编程 逻辑 设备 是 基于 开启 大
快 megablocks 的 120 已注册 宏单元 和 一个
全球 路由 平面 (grp) 结构 互连
这 大 快 megablocks. 每个 大 快 megablock
包含 120 已注册 宏单元 已安排 入点 六个 团体
的 20, 一个 集团 的 20 正在 参考 至 作为 一个 通用 逻辑
块, 或 glb. 内 这 大 快 megablock, 一个 大 快
megablock 路由 游泳池 (brp) 互连 这 六个
glbs 至 每个 其他 和 至 24 大 快 megablock 我/o
全球 路由 平面
12
我/o
12
我/o
大 快 megablock 0
12
我/o
12
我/o
大 快 megablock 1
12
我/o
12
我/o
大 快 megablock 3
12
我/o
12
我/o
大 快 megablock 4
12
我/o
12
我/o
大 快 megablock 6
12
我/o
12
我/o
大 快 megablock 5
12
我/o
12
我/o
大 快 megablock 2
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
12
我/o
边界
扫描
8840 块
january 2000
资料评论区:
点击回复标题作者最后回复时间

标 题:
内 容:
用户名:
手机号:    (*未登录用户需填写手机号,手机号不公开,可用于网站积分.)
      
关于我们 | 联系我们
电    话13410210660             QQ : 84325569   点击这里与集成电路资料查询网联系
联系方式: E-mail:CaiZH01@163.com