ics527-01
时钟 slicer™
用户 可配置 零 延迟 缓冲区
mds 527-01 b 1 修订 020801
综合 电路 系统, 公司 • 525 种族 街道 • san jose • ca•95126•(408)295-9800tel • www.icst.com
• 已打包 作为 28 管脚 ssop (150 密耳 车身)
• 同步 小数 时钟 上升 边缘
• 用户 确定 这 输出 频率 - 否
软件 需要
• 切片 频率 或 期间
• 同步 脉冲 输出 表示 对齐 边缘
• 输入 时钟 频率 的 600 khz - 200 mhz
• 输出 时钟 频率 向上 至 160 mhz
• 很 低 抖动
• 职责 循环 的 45/55 向上 至 160 mhz
• 操作 电压 的 3.3 v (±10%)
• 管脚 可选择 双 驱动器 强度
• 多个 产出 可用 当 合并 与
buffalo 时钟 驱动程序
• 零 输入 至 输出 偏斜
• 工业 温度 版本 可用
• 高级, 低 电源 cmos 流程
块 图表
描述 特点
这 ics527-01 时钟 slicer™ 是 这 大多数 灵活
方式 至 生成 一个 输出 时钟 从 一个 输入
时钟 与 零 偏斜. 这 用户 可以 很容易 配置
这 设备 至 生产 近 任何 输出 时钟 那
是 相乘 或 分割 从 这 输入 时钟. 这
零件 支架 非整数 乘法 和
分部. 一个 同步 脉冲 表示 这 上升 时钟
边缘 那 是 对齐 与 零 偏斜. 使用
锁相 回路 (pll) 技术, 这 设备
接受 一个 输入 时钟 向上 至 200 mhz 和
生产 一个 输出 时钟 向上 至 160 mhz.
这 ics527-01 对齐 上升 边缘 开启 iclk 和
fbin 在 一个 比率 已确定 由 这 参考 和
反馈 分隔器.
用于 可配置 时钟 那 做 不 需要
零 延迟, 使用 这 ics525.
2XDRIVE
参考
除法
反馈
除法
ICLK
FBIN
同步
DIV2
OECLK2
÷2
PDTS
2
s1:s0
7
r6:r0
f6:f0
7
CLK1
CLK2
1
0
PDTS
PDTS
PLL
外部 反馈 从 clk1 或 clk2 (不 两者都有).
: 点此下载
