ICS2572RevC090894
整体的
电路
系统, 公司
ICS2572
用户-可编程序的 双 高-效能 时钟 发生器
块 图解
XTAL1
XTAL2
结晶
振荡器
涉及
分隔物
承担
打气
阶段-
频率
比较器
EXTFREQ
VCO
预分频器
/m
Strobe
FS0
FS1
FS2
FS3
MS0
MS1
/一个
MCLK PLL (作 在之上)
VCLK 设置 &放大;
程序
模式
接口
MCLK 设置
/2
/4
/8
/2
/4
MCLK
clk-
CLK+
加载
/1, 4, 5 或者 8
/8
描述
这 ics2572 是 一个 双-pll (阶段-锁 循环) 时钟 gener-
ator 和 差别的 video 输出 specifically 设计 为
高-决议, 高-refresh 比率, video 产品. 这
video pll 发生 任何 的 16 前-编写程序 发生率
通过 选择 的 这 地址 线条 fs0-fs3. similarly, 这
auxiliary pll 能 发生 任何 一个 的 四 前-编写程序
发生率 通过 这 ms0 &放大; ms1 线条.
一个 唯一的 特性 的 这 ics2572 是 这 能力 至 redefine
频率 selections 之后 电源-向上. 这个 准许 完全
设置-向上 的 这 频率 表格 在之上 系统 initialization.
特性
••
先进的 ics 大而单一的 阶段-锁 循环
技术
••
支持 高-决议 graphics - 差别的 clk 输出-
放 至 185 mhz
••
分隔 dotclock 输出 (加载) 有
••
simplified 设备 程序编制
••
十六 可选择的 vclk 发生率 (所有 用户
re-可编程序的)
••
四 可选择的 mclk 发生率 (所有 用户
re-可编程序的)
••
windows nt 兼容
产品
••
高 终止 pc/低 终止 workstation graphics 设计
需要 差别的 输出
••
x 终端 graphics
e-95