综合 硅 解决方案, 公司 — 1-800-379-4774
1
初步 信息 rev. 00A
04/17/01
这个 文件 包含 初步 信息 数据. issi 储备金 这 右侧 至 制造 变更 至 其 产品 在 任何 时间 无 通知 入点 订单 至 改善 设计 和 供应 这
最好 可能 产品. 我们 假设 否 责任 用于 任何 错误 哪个 将 出现 入点 这个 出版物. © 版权 2001, 综合 硅 解决方案, 公司
is61spd25632t/d is61lpd25632t/d
is61spd25636t/d is61lpd25636t/d
is61spd51218t/d is61lpd51218t/d
ISSI
®
特点
• 内部 自定时 写 循环
• 个人 字节 写 控制 和 全球 写
• 时钟 受控, 已注册 地址, 数据 和
控制
• pentium™ 或 线性 突发 顺序 控制 使用
模式 输入
•
三个 芯片 启用 选项 用于 简单 深度 扩展
和 地址 流水线
• 普通 数据 输入 和 数据 产出
• 电子元件工业联合会 100-管脚 tqfp 和
119-管脚 pbga 包装
• 单独 +3.3v, +10%, –5% 电源 供应
• 掉电 贪睡 模式
• 3.3v 我/o 用于 spd
• 2.5v 我/o 用于 lpd
• 双 循环 取消选择
• 贪睡 模式 用于 降低功率 备用
• t 版本 (三个 芯片 选择)
• d 版本 (两个 芯片 选择)
描述
这
ISSI
is61spd25632, is61spd25636, s61spd51218,
is61lpd25632, is61lpd25636, 和 is61lpd51218 是
高-速度, 低功耗 同步 静态 rams 设计
至 提供 一个 burstable, 高-业绩,
次要 高速缓存 用于
这 pentium™, 680x0™, 和 powerpc™
微处理器.
这
IS61SPD25632
和 is61lpd25632 是 有组织的 作为
262,144 字词 由 32 比特 和 这
IS61SPD25636
和
is61lpd25636 是 有组织的 作为 262,144 字词 由 36 比特.
这 is61spd51218 和 is61lps51218 是 有组织的 作为
524,288 字词 由 18 比特.
预制 与
ISSI
's 高级
cmos 技术, 这 设备 集成 一个 2-有点 突发
计数器, 高速 sram 核心, 和 高驱动 能力
产出 进入 一个 单独 单片 电路.
全部 同步 输入
通过 通过 寄存器 受控
由 一个 正-边缘-已触发
单独 时钟 输入.
写 循环次数 是 内部 自定时 和 是 已启动 由
这 上升 边缘 的 这 时钟 输入.
写 循环次数 可以 是 从 一个
至 四 字节数 宽 作为 受控 由 这 写 控制 输入.
分开 字节 启用 允许 个人 字节数 至 是 书面.
字节 写 操作 是 执行 由 使用 字节 写
启用 (
BWE
).输入 合并 与 一个 或 更多 个人
字节 写 信号 (
BWx
). 入点 加法, 全球 写 (
GW
)
是 可用 用于 写作 全部 字节数 在 一个 时间, 无论如何 的
这 字节 写 控件.
突发 可以 是 已启动 与 要么
ADSP
(地址 状态
处理器) 或
ADSC
(地址 状态 高速缓存 控制器)
输入 针脚. 后续 突发 地址 可以 是 已生成
内部 和 受控 由 这
adv
(突发 地址
预付款) 输入 管脚.
这 模式 管脚 是 已使用 至 选择 这 突发 顺序 订单,
线性 突发 是 已实现 当 这个 管脚 是 系紧 低. 交错
突发 是 已实现 当 这个 管脚 是 系紧 高 或 左 浮动.
256k x 32, 256k x 36, 512k x 18
同步 管道,
双循环 取消选择 静态 ram
初步 信息
九月 2000
快 访问权限 时间
符号 参数 -166* -150 -133 -5 单位
t
KQ
时钟 访问权限 时间 3.5 3.8 4 5 ns
t
KC
循环 时间 6 6.7 7.5 10 ns
频率 166 150 133 100 MHz
*this 速度 可用 仅 入点 spd 版本
: 点此下载
