LH540205
cmos 8192
×
9 异步 先进先出
特点
••
快 访问权限 次: 20/25/35/50 ns
••
快-坠落-thr奥 时间 体系结构 基于 开启
cmos 双端口 sram 技术
••
输入港口和 输出港口有完全
独立 timing
••
expandable 入点宽度 和 深度
••
已满, 一半-已满,和 空 状态 左前ags
••
数据 转播能力
••
ttl-兼容 我/o
••
pin和 功能上兼容 与上午/idt7205
••
控制信号 assertive-低 用于 noise 免疫
••
包装: 28-管脚, 300-密耳 pdip
功能 描述
这 lh540205 是 一个 先进先出 (第一-入点, 第一-出点)记忆
设备,基于 开启 完全-静态 cmos 双端口 sram 技术-
nology, 有能力 的 存储向上 至 8192 九-有点 字词. 它
跟随 这 行业标准体系结构 和 包装
引出线 用于 九-有点异步 fifos. 每个九-有点
lh540205 字 将 组成 的 一个 标准 八位 字节,
一起与 一个奇偶校验 有点或 一个 块-标记/框架有点.
这 输入 和 输出端口 操作 完全 inde-
悬挂式的 每个 其他,除非 这 lh540205成为
要么 全部 已满 或 其他全部 空.数据流量 在一个港口
是 已启动由 断言 要么 的 两个 异步,作为-
sertive-低 控制 输入: 写 (w) 用于 数据 进入 在 这
输入 港口, 或 阅读 (右) 用于 数据 retrieval 在 这 输出 港口.
已满, 一半-已满, 和 空 状态 旗帜 显示器 这
范围 至 哪个 这 内部 记忆 有被 已填充. 这
系统 将 制造 使用 的 这些 状态 产出 至 避免
这 风险 的 数据 损失, 哪个 否则 可能 发生 要么
由 正在尝试 至 写 附加 字词 进入 一个 已经-已满
lh540205, 或由 正在尝试 至右ead 附加字词 从
一个 已经-空 lh540205.当一个 lh540205是
操作入点 一个 深度-级联 配置,这一半-已满
旗子 是不 可用能.
数据 字词 是 阅读 出点 从 这 lh540205’s 输出
港口入点 精确地这 相同 订单那t嘿 是 书面入点
在其 输入港口;那是,根据至一个先进先出,第一出点
(先进先出)队列 discipline. 自 这 寻址 顺序
用于 一个 先进先出 设备的 记忆 是 内部 预定义, 否
外部 寻址信息是 必填项用于 这 歌剧-
操作 的 这 lh540205 设备.
掉落-入点-更换 兼容性 是维护 with
两者都有 较大 尺码 和 小er 尺码的 行业-standard
九-有点 异步 fifos. 这 仅 变更 是 入点 这
号码 的 internally-已存储 数据 字词 默示 由 这
国家 的 这已满 旗子 和 这 一半-已满 旗子.
这 重发 (rt)控制 信号 原因 这 内部
先进先出-记忆-阵列 阅读-地址指针 至 是 设置背面
至 零, 至 点至 这 lh540205’s 第一 物理 记忆
位置, 无 影响 这 内部先进先出-记忆-
阵列 写-地址 指针.因此, 这 重发 控制
信号 提供 一个 机制 由此 一个 块 的 数据,
delimited 由 这 零 物理地址和 这 电流
写-地址-指针 值, 将 是 阅读 出点
重复以
一个 任意 号码 的次.这仅 休息rict离子 是 那
两者都没有 这阅读-地址 指针 也没有 这 写-地址
指针 将 ‘wrap 周围’ 期间 这个 整个 流程, 我.e?.,
预付款 过去 物理 位置 零 之后 traversing这
整个记忆. 这 重发 facility 是 不avail能
当 一个LH540205 是 ope右心房婷 入点 一个 部门th-展开
配置.
管脚 连接
540205-2d
1
2
3
4
5
6
7
8
9
10
11
12
13
14
w
d
8
d
3
d
2
d
1
d
0
XI
ff
q
0
q
1
q
2
q
3
q
8
v
ss
28
27
26
25
24
23
22
21
20
19
18
17
16
15
d
7
左前/rt
rs
ef
xo/hf
q
5
q
4
右
q
6
q
7
d
6
d
5
d
4
v
抄送
28-管脚 pdip 顶部 查看
图 1. 管脚 连接用于pdip 软件包
1
: 点此下载
