LH5PV16256
CMOS4M(256k
×
16) 伪-静态 ram
特色es
••
262,144words
×
16 有点organizati开启
••
动力右 补充ly: +3.0
±
0.15 v
••
访问权限 时间: 120ns (最大值.)
••
循环时间: 190 ns(最小.)
••
动力右 consumption(最大值.):
126mw (操作g)
94.5
µ
w (站台由 = cmos input level)
220.5
µ
w
(自我-刷新 = cmos 输入 level)
••
lvttl compatible我/o
••
可用 用于 一个ddress refresh,
自动-refresh, 和 self-refresh 模式s
••
2,048刷新 循环s/32 ms
••
address 非-multip乐
••
可用 用于 字节 写模式using
UWE
和
lwe pins
••
packa通用电气:
44-pin,tsop (类型 二)
••
流程: silicon-g吃了 cmos
••
operating 蛋彩画ture: 0 - 70
°
c
••
不 de标志ed 或 右心房泰德 作为 rad组合
硬ened
descRIPTION
这 lh5PV16256 是 一个4M有点 伪-静态ram与
一个 262,144 字词
×
16 有点 或gani化.
管脚 连接
2
3
4
5
6
9
10
7
8
UWE
11
1
44
43
42
41
38
37
40
39
36
35
地
我/o
15
44-管脚 tsop (类型 二)
12
15
13
14
33
32
34
31
30
LWE
一个
1
一个
0
一个
3
一个
4
v
抄送
v
抄送
我/o
6
我/o
13
我/o
14
我/o
11
我/o
12
我/o
10
我/o
9
RFSH
我/o
7
我/o
5
5pv16256s-1
一个
5
一个
17
cs
一个
16
一个
15
一个
14
一个
13
17
18
19
20
21
22
一个
11
16
29
28
27
26
23
25
24
我/o
3
一个
12
一个
9
一个
10
ce
我/o
1
我/o
2
oe
我/o
0
地
一个
2
一个
6
一个
8
一个
7
我/o
4
我/o
8
顶部 查看
图 1. 管脚 连接
1
: 点此下载
