D
2
D
3
D
4
V
CCO
Q
0
Q
1
Q
2
V
CCO
D
5
D
6
D
7
D
8
SEL
MR
CLK1
CLK2
V
EE
s-在
D
0
D
1
26
27
28
2
3
4
25 24 23 22 21 20 19
18
17
16
15
14
13
12
115 6 7 8 9 10
Q
8
Q
7
Q
6
V
CC
Q
5
V
CCO
Q
4
Q
3
1
逻辑 图解
s-在
D
0
D
1
D
2
D
3
D
8
SEL
CLK1
CLK2
MR
Q
0
Q
1
Q
2
Q
3
Q
8
D
Q
D
D
D
D
Q
Q
Q
Q
1
0
1
0
1
0
1
0
1
0
引脚: 28-含铅的 plcc
(顶 视图)
* 所有 v
CC
和 v
CCO
管脚 是 系 一起 在 这 消逝.
MOTOROLA
半导体 技术的 数据
2–1
rev 2
motorola, 公司 1996
12/93
9ĆBit 变换 寄存器
这mc10e/100e142 是 一个 9-位 变换 寄存器, 设计 和 字节-parity
产品in mind. the e142 performs serial/parallel in一个nd
串行/并行的输出, shifting 在 一个 方向. 这 nine 输入 d0 – D8
接受并行的 输入 数据, 当 s-在 accepts 串行 输入 数据. 这 qn
输出做 不 需要 至 是 terminated 为 这 变换 运作 至 函数. to
降低噪音 和 电源, 任何 q 输出 不 使用 应当 是 left
unterminated.
•
700mhz 最小值 变换 频率
•
9-位 为 字节-parity 产品
•
异步的 主控 重置
•
双 clocks
•
扩展 100e v
EE
范围 的 – 4.2v 至 – 5.46v
•
75k
Ω
输入 pulldown 电阻器
这sel (选择) 输入 管脚 是 使用 至 转变 在 这二 模式 的
运作— 变换 和加载. 这 变换 方向 是 从 位 0 至 位 8.
输入数据 是 accepted 用 这 寄存器 一个 设置-向上 时间 在之前 这 积极的
going边缘的 clk1 或者 clk2; shifting 是 也 accomplished 在 这 积极的
时钟边缘. 一个 高 在 这 主控 重置 管脚 (mr) asynchronously resets
所有这 resisters 至 零.
管脚 names
管脚 函数
D
0
– d
8
并行的 数据 输入
s-在 串行 数据 输入
SEL 模式 选择 输入
clk1, clk2 时钟 输入
MR 主控 重置
Q
0
– q
8
数据 输出
功能
SEL 模式
L
H
加载
变换
MC10E142
MC100E142
9-位 变换
寄存器
fn 后缀
塑料 包装
情况 776-02
: 点此下载
