半导体 组件 industries, llc, 2001
将, 2001 – rev. 5
1
发行 顺序 号码:
mc74ac273/d
这 mc74ac273/74act273 有 第八 边缘-triggered d–type
flip–flops 和 单独的 d 输入 和 q 输出. 这 一般
缓冲 时钟 (cp) 和 主控 重置 (mr
) 输入 加载 和 重置
(clear) 所有 flip–flops 同时发生地.
这 寄存器 是 全部地 边缘-triggered. 这 状态 的 各自 d 输入, 一个
建制 时间 在之前 这 low–to–high 时钟 转变, 是 transferred
至 这 相应的 flip–flop’s q 输出.
所有 输出 将 是 强迫 低 independently 的 时钟 或者 数据
输入 用 一个 低 电压 水平的 在 这 mr
输入. 这 设备 是 有用的
为 产品 在哪里 这 真实 输出 仅有的 是 必需的 和 这 时钟
和 主控 重置 是 一般 至 所有 存储 elements.
•
完美的 缓存区 为 mos 微处理器 或者 记忆
•
第八 边缘-triggered d flip–flops
•
缓冲 一般 时钟
•
缓冲, 异步的 主控 重置
•
看 mc74ac377 为 时钟 使能 版本
•
看 mc74ac373 为 transparent 获得 版本
•
看 mc74ac374 为 3-状态 版本
•
输出 源/下沉 24 毫安
•
′
act273 有 ttl 兼容 输入
图示 1. 引脚: 20–lead 包装 conductors
(顶 视图)
管脚 分派
管脚 函数
D
0
–D
7
数据 输入
MR 主控 重置
CP 时钟 脉冲波 输入
Q
0
–Q
7
数据 输出
http://onsemi.com
1
20
PDIP–20
n 后缀
情况 738
1
20
1
20
1
20
SO–20
dw 后缀
情况 751
TSSOP–20
dt 后缀
情况 948e
EIAJ–20
m 后缀
情况 967
设备 包装 Shipping
订货 信息
MC74AC273N PDIP–20 18 单位/栏杆
MC74ACT273N PDIP–20
18 单位/栏杆
MC74AC273DW SOIC–20 38 单位/栏杆
MC74AC273DWR2 SOIC–20 1000 录音带 &放大; 卷轴
MC74ACT273DW SOIC–20 38 单位/栏杆
MC74ACT273DWR2 SOIC–20
1000 录音带 &放大; 卷轴
MC74AC273DT TSSOP–20 75 单位/栏杆
MC74AC273DTR2 TSSOP–20 2500 录音带 &放大; 卷轴
MC74ACT273DT TSSOP–20 75 单位/栏杆
MC74ACT273DTR2 TSSOP–20
2500 录音带 &放大; 卷轴
MC74AC273M EIAJ–20 40 单位/栏杆
MC74AC273MEL EIAJ–20 2000 录音带 &放大; 卷轴
MC74ACT273M EIAJ–20 40 单位/栏杆
MC74ACT273MEL EIAJ–20
2000 录音带 &放大; 卷轴
看 一般 标记 信息 在 这 设备 标记
部分 在 页 7 的 这个 数据 薄板.
设备 标记 信息
: 点此下载
