这个 文件 包含 初步 信息 数据. issi 储备金 这 右侧 至 制造 变更 至 其 产品 在 任何 时间 无 通知 入点 订单 至 改善 设计 和 供应 这
最好 可能 产品. 我们 假设 否 责任 用于 任何 错误 哪个 将 出现 入点 这个 出版物. © 版权 2000, 综合 硅 解决方案, 公司
综合 硅 解决方案, 公司 — 1-800-379-4774
1
初步 信息 rev. 00c
11/30/00
IS61NP12832 IS61NP12836 IS61NP25618
IS61NLP12832 IS61NLP12836 IS61NLP25618
ISSI
®
特点
• 100 百分比 总线 利用率
• 否 等待 循环次数 之间 阅读 和 写
• 内部 自定时 写 循环
• 个人 字节 写 控制
• 单独 右/w (阅读/写) 控制 管脚
• 时钟 受控, 已注册 地址,
数据 和 控制
• 交错 或 线性 突发 顺序 控制
使用 模式 输入
• 三个 芯片 启用 用于 简单 深度 扩展
和 地址 流水线 用于 tqfp
• 电源 向下 模式
• 普通 数据 输入 和 数据 产出
•
CKE
管脚 至 启用 时钟 和 挂起 操作
• 电子元件工业联合会 100-管脚 tqfp, 119 pbga 包装
• 单独 +3.3v 电源 供应 (± 5%)
• np 版本: 3.3v 我/o 供应 电压
• nlp 版本: 2.5v 我/o 供应 电压
• 工业 温度 可用
描述
这 4 meg 'np' 产品 家庭 功能 高-速度,
低功耗 同步 静态 rams 设计 至 提供
一个 burstable, 高-业绩, '否 等待' state, 设备 用于
网络 和 通信 客户. 他们 是
有组织的 作为 131,072 字词 由 32 比特, 131,072 字词
由 36 比特 和 262,144 字词 由 18 比特, 预制 与
ISSI
's 高级 cmos 技术.
合并 一个 '否 等待' 州 功能, 等待 循环次数 是
已淘汰 当 这 总线 开关 从 阅读 至 写, 或
写 至 阅读. 这个 设备 集成 一个 2-有点 突发 计数器,
高速 sram 核心, 和 高驱动 能力 产出
进入 一个 单独 单片 电路.
全部 同步 输入 通过 通过 寄存器 是 受控
由 一个 正-边缘-已触发 单独 时钟 输入. 运营
将 是 已暂停 和 全部 同步 输入 已忽略
当 时钟 启用,
CKE
是 高. 入点 这个 州 这 内部
设备 将 保持 他们的 上一个 数值.
全部 阅读, 写 和 取消选择 循环次数 是 已启动 由 这
adv 输入. 当 这 adv 是 高 这 内部 突发
计数器 是 递增. 新建 外部 地址 可以 是
已加载 当 adv 是 低.
写 循环次数 是 内部 自定时 和 是 已启动 由
这 上升 边缘 的 这 时钟 输入 和 当
我们
是 低.
分开 字节 启用 允许 个人 字节数 至 是 书面.
一个 突发 模式 管脚 (模式) 定义 这 订单 的 这 突发
顺序. 当 系紧 高, 这 交错 突发 顺序
是 已选择. 当 系紧 低, 这 线性 突发 顺序 是
已选择.
128k x 32, 128k x 36 和 256k x 18
管道 '否 等待' 州 总线 sram
初步 信息
OCTOBER 2000
快 访问权限 时间
符号 参数 -150* -133 -100 单位
t
KQ
时钟 访问权限 时间 3.8 4.2 5 ns
t
KC
循环 时间 6.7 7.5 10 ns
频率 150 133 100 MHz
*this 速度 可用 仅 入点 np 版本
: 点此下载
