dsc-3619/04
1
©2000 综合 设备 技术, 公司
◆◆
◆◆
◆
64k x 32 记忆 配置
◆◆
◆◆
◆
支架 高 系统 速度:
商业:
– A4 4.5ns 时钟 访问权限 时间 (117 mhz)
商业 和 工业:
– 5 5ns 时钟 访问权限 时间 (100 mhz)
– 6 6ns 时钟 访问权限 时间 (83 mhz)
– 7 7ns 时钟 访问权限 时间 (66 mhz)
◆◆
◆◆
◆
单循环 取消选择 功能 (兼容 与
微米 零件 # mt58lc64k32d7lg-xx)
◆◆
◆◆
◆
LBO
输入 选择 交错 或 线性 突发 模式
◆◆
◆◆
◆
自定时 写 循环 与 全球 写 控制 (
GW
), 字节
写 启用 (
BWE
), 和 字节 写入 (
BW
x)
◆◆
◆◆
◆
电源 向下 受控 由 zz 输入
◆◆
◆◆
◆
操作 与 一个 单独 3.3v 电源 供应 (+10/-5%)
◆◆
◆◆
◆
已打包 入点 一个 电子元件工业联合会 标准 100-管脚 矩形 塑料
薄 四边形 扁平包装 (tqfp).
这 idt71v632 是 一个 3.3v 高速 sram 有组织的 作为 64k x 32
pentium 处理器 是 一个 商标 的 英特尔 corp.
powerpc 是 一个 商标 的 国际 业务 机器, 公司
64k x 32
3.3v 同步 sram
流水线 产出
突发 计数器, 单独 循环 取消选择
IDT71V632
与 已满 支持 的 这 pentium™ 和 powerpc™ 处理器 接口.
这 流水线 突发 体系结构 提供 成本效益 3-1-1-1 第二-
ary 高速缓存 业绩 用于 处理器 向上 至 117mhz.
这 idt71v632 sram 包含 写, 数据, 地址, 和 控制
寄存器. 内部 逻辑 允许 这 sram 至 生成 一个 自定时 写
基于 在 一个 决定 哪个 可以 是 左 直到 这 极端 结束 的 这 写
循环.
这 突发 模式 功能 优惠 这 最高 水平 的 业绩 至 这
系统 设计师, 作为 这 idt71v632 可以 提供 四 循环次数 的 数据 用于
一个 单独 地址 已提交 至 这 sram. 一个 内部 突发 地址 计数器
接受 这 第一 循环 地址 从 这 处理器, 启动 这 访问权限
顺序. 这 第一 循环 的 输出 数据 将 是 流水线 用于 一个 循环 之前
它 是 可用 开启 这 下一个 上升 时钟 边缘. 如果 突发 模式 操作 是
已选择 (
adv
=低), 这 后续 三个 循环次数 的 输出 数据 将 是
可用 至 这 用户 开启 这 下一个 三个 上升 时钟 边缘. 这 订单 的 这些
三个 地址 将 是 已定义 由 这 内部 突发 计数器 和 这
LBO
输入 管脚.
这 idt71v632 sram 利用 idt's 高-业绩, 高容量
3.3v cmos 流程, 和 是 已打包 入点 一个 电子元件工业联合会 标准 14mm x
20mm 100-管脚 薄 塑料 四边形 扁平包装 (tqfp) 用于 最佳 板 密度
入点 两者都有 台式机 和 笔记本 应用程序.
一个
0
–A
15
地址 输入 输入 同步
ce
芯片 enab乐 输入 同步否美国
cs
0
,
cs
1
芯片 selects 输入 同步
oe
output enab乐 输入 作为ynchro否美国
GW
glo余额 写enab乐 输入 同步否美国
BWe?
字节 写 启用 输入 同步
BW
1,
BW
2,
BW
3,
BW
4
个人 字节 写 选择 输入 同步
clk clock input n/一个
广告v
突发 地址 预付款 输入 同步
广告c
广告dress 状态 (高速缓存一氧化碳ntrolle右) 输入 同步否美国
ADSP
地址 状态 (处理器) 输入 同步
LBO
线性 / 交错 突发 订单 输入 直流
ZZ 睡眠 模式 输入 异步
我/o
0
–i/o
31
数据 input/output 我/o synchro否美国
v
dd
, v
DDQ
3.3v 采购订单wer n/一个
v
ss
, v
SSQ
阵列 ground, 我/o ground 采购订单wer n/一个
3619 tbl01
: 点此下载
