SCAN921023 和 SCAN921224
20-66 MHz 10 有点 总线 LVDS 序列化程序 和 解串器
与 IEEE 1149.1 (jtag) 和 在-速度 BIST
概述 描述
这 SCAN921023 变换 一个 10-有点 宽 平行
lvcmos/lvttl 数据 总线 进入 一个 单独 高 速度 总线
LVDS 串行 数据 溪流 与 嵌入式 时钟. 这
SCAN921224 接收 这 总线 LVDS 串行 数据 溪流 和
变换 它 背面 进入 一个 10-有点 宽 平行 数据 总线 和
恢复 平行 时钟. 两者都有 设备 是 符合 与
IEEE 1149.1 标准 测试一下 访问权限 港口 和 边界 扫描
体系结构 与 这 公司 的 这 已定义
边界扫描 测试一下 逻辑 和 测试一下 访问权限 港口 由 的
测试一下 数据 输入 (tdi), 测试一下 数据 出点 (tdo), 测试一下 模式
选择 (tms), 测试一下 时钟 (tck), 和 这 可选 测试一下 重置
(trst). IEEE 1149.1 特点 提供 这 设计师 或 测试一下
工程师 访问权限 至 这 背板 或 电缆 互连 和
这 能力 至 验证 差速器 信号 完整性 至 增强
他们的 系统 测试一下 战略. 这 对 的 设备 也 特点
一个 在-速度 BIST 模式 哪个 允许 这 互连 是-
补间 这 序列化程序 和 解串器 至 是 是否已验证 在-速度.
这 SCAN921023 传输 数据 结束 背板 或 电缆.
这 单独 差速器 对 数据 路径 使 pcb 设计
更容易. 入点 加法, 这 减少 电缆, pcb 跟踪 计数, 和
连接器 尺寸 极大地 减少 成本. 自 一个 输出
传输 时钟 和 数据 比特 串行, 它 消除 时钟-至-
数据 和 数据-至-数据 偏斜. 这 断电 管脚 保存
电源 由 减少 供应 电流 当 不 使用 要么
设备. 在 电源 向上 的 这 序列化程序, 你 可以 选择 至
激活 同步 模式 或 允许 这 解串器 至
使用 这 同步-至-随机-数据 功能. 由 使用
这 同步 模式, 这 解串器 将 建立 锁
至 一个 信号 内 指定 锁 次. 入点 加法, 这 em-
层状 时钟 保证 一个 过渡 开启 这 总线 每 12-有点
循环. 这个 消除 变速器 错误 到期 至 已充电
电缆 条件. 此外, 你 将 put 这
SCAN921023 输出 针脚 进入 三态 至 实现 一个 高
阻抗 州. 这 PLL 可以 锁 至 频率 之间
20 MHz 和 66 mhz.
特点
n
IEEE 1149.1 (jtag) 符合 和 在-速度 BIST 测试一下
模式.
n
时钟 回收 从 PLL 锁 至 随机 数据 图案.
n
保证 过渡 每 数据 转让 循环
n
芯片组 (tx + rx) 电源 消费
&指示灯;
500 mW (典型值)
@
66 MHz
n
单独 差速器 对 消除 多通道 偏斜
n
流通 引出线 用于 容易 pcb 布局
n
660 Mbps 串行 总线 LVDS 数据 费率 (在 66 MHz 时钟)
n
10-有点 平行 接口 用于 1 字节 数据 加号 2 控制 比特
n
同步 模式 和 锁 指示器
n
可编程 边缘 触发器 开启 时钟
n
高 阻抗 开启 接收器 输入 当 电源 是 关
n
总线 LVDS 串行 输出 额定 用于 27
Ω
荷载
n
小 49-铅 BGA 包装
块 图表
ds200001-1
April 2001
scan921023/scan921224 20-66 MHz 10 有点 BLVDS 序列化程序 和 解串器 与 IEEE 1149.1
(jtag) 和 在-速度 BIST
© 2001 国家 半导体 公司 DS200001 www.国家.com
: 点此下载
