修订 c 主题 至 变更 无 通知
si
我
150A
PanelLink
®
数字 变送器
july 2000
概述 描述 特点
作为 这 通用 变送器, s
二
150a 用途 panellink 数字 技术
至 支持 显示器 测距 从 vga 至 sxga (25-112 mhz). 这 s
二
150A
变送器 支架 向上 至 真 颜色 面板 (24 有点/像素, 16.7m 颜色) 入点 1 或
2 像素/时钟 模式, 和 也 特点 一个 国际米兰-对 偏斜 公差 向上 至 1 已满
输入 时钟 循环. 一个 高级 片上 抖动 过滤器 是 也 已添加 至 扩展
公差 至 vga 时钟 抖动. 自 全部 panellink 产品 是 设计 开启
scaleable cmos 体系结构 至 支持 未来 业绩 要求
同时 维护 这 相同 逻辑 接口, 系统 设计师 可以 是
保证 那 这 接口 将 是 固定 通过 一个 号码 的 技术 和
业绩 世代.
panellink 数字 技术 简化了 pc 设计 由 正在解决 许多 的
这 系统 水平 问题 关联的 与 高速 数字 设计, 提供
这 系统 设计师 与 一个 数字 接口 解决方案 那 是 更快 至 市场
和 下部 入点 成本.
•
scaleable 带宽: 25-112 mhz (vga 至 sxga)
• 低 电源: 3.3v 核心 操作 &放大器; 掉电
模式
• 高 偏斜 公差: 1 已满 输入 时钟 循环 (9ns 在
108 mhz)
• 灵活 面板 接口: 单独 或 双 像素 入点 在 向上
至 24-比特
• 电缆 距离 支持: 结束 5m 与 扭曲-对,
纤维-optics 准备就绪
• 符合 与 dvi 1.0 (dvi 是 向后
兼容 与 vesa® p&放大器;d
tm
和 dfp)
si
我
150a 管脚 图表 功能 块 图表
数据
捕获
逻辑
de
hsync
vsync
CTL1
CTL2
CTL3
边缘
IDCK
分机_秋千
Tx0
PIXS
数据
数据
24
die[23:0]
dio[23:0]
编码器
0
hsync
vsync
编码器
1
编码器
2
CTL1
数据
CTL2
CTL3
24
抖动
过滤器
PLL
秋千
控制
Tx1
Tx2
TxC
Tx0+
tx0-
Tx1+
tx1-
Tx2+
tx2-
TxC+
txc-
DIE13
1
SiI150A
100-管脚 tqfp
(顶部 查看)
DIE12
2
DIE11
3
DIE104
DIE95
DIE8
6
地7
VCC
8
DIE7
9
DIE6
10
DIE5
11
DIE412
DIE313
DIE2
14
DIE115
DIE0
16
IVCC
17
PVCC1
18
PGND1
19
保留20
保留
21
保留
22
保留23
边缘
24
PIXS
25
pd
26
保留27
保留
28
保留29
VCC30
地
31
分机_秋千
32
AGND
33
txc-
34
TXC+35
AVCC36
AGND
37
AVCC
38
tx0-
39
TX0+
40
AGND41
tx1-42
TX1+
43
AVCC
44
tx2-
45
TX2+
46
AGND47
DIO23
48
DIO22
49
DIO2150
75
DIO1
74
DIO2
73
DIO3
72
DIO4 71
DIO5
70
DIO6 69
DIO7
68
地
67
IVCC
66
DIO8
65
DIO9
64
DIO10 63
DIO11
62
DIO12 61
DIO13
60
DIO14
59
DIO15
58
地
57
VCC
56
DIO16
55
DIO17
54
DIO18 53
DIO19
52
DIO20
51
DIO0
DIE14
100
DIE15 99
IVCC
98
DIE16 97
DIE17 96
DIE18
95
DIE19
94
DIE20
93
DIE21
92
DIE22 91
DIE23 90
地
89
VCC
88
保留
87
PGND2
86
PVCC2 85
CTL1 84
CTL2
83
CTL3
82
IVCC
81
IDCK
80
地 79
de
78
vsync
77
hsync 76
差速器
信号
奇数 8-比特 红色
甚至 8-比特 红色
奇数 8-比特 绿色
甚至 8-比特 绿色
奇数 8-比特 蓝色
甚至 8-比特 蓝色
配置. 针脚
PLL
PLL
控件
输入 时钟
GPI
: 点此下载
