二月 2005
版权 © alliance 半导体. 全部 权利 保留.
AS7C33128FT32B
3.3v 128k
×
32/36 流量 通过 同步 sram
®
2/8/05; v.1.2
alliance 半导体
p. 1 的 19
AS7C33128FT36B
特点
• 组织机构: 131,072 字词 × 32 或 36 比特
• 快 时钟 至 数据 访问权限: 6.5/7.5/8.0/10.0 ns
•fast oe
访问权限 时间: 3.5/4.0 ns
• 完全 同步 流量 通过 操作
• 异步 输出 启用 控制
• 可用 入点 100-管脚 tqfp 包装
• 个人 字节 写 和 全球 写
• 多个 芯片 启用 用于 容易 扩展
• 3.3v 核心 电源 供应
• 2.5v 或 3.3v 我/o 操作 与 分开 v
DDQ
• 线性 或 交错 突发 控制
• 贪睡 模式 用于 减少 电源 备用
• 普通 数据 输入 和 数据 产出
选择 指南
–65 -75 -80 -10 单位
最小值 循环 时间 7.5 8.5 10 12 ns
最大值 时钟 访问权限 时间 6.5 7.5 8.0 10.0 ns
最大值 操作 电流 275 250 215 185 ma
最大值 备用 电流 90 85 75 75 ma
最大值 cmos 备用 电流 (直流) 30 30 30 30 ma
逻辑 块 图表
Q0
Q1
128k × 32/36
记忆
阵列
突发 逻辑
clk
clr
ce
地址
DQ
ce
clk
DQ
d
clk
DQ
字节 写
寄存器
注册
DQ
c
clk
DQ
字节 写
寄存器
DQ
b
clk
DQ
字节 写
寄存器
DQ
一个
clk
DQ
字节 写
寄存器
启用
clk
DQ
注册
启用
clk
DQ
延迟
注册
ce
输出
缓冲区
输入
寄存器
电源
向下
dq[a:d]
4
36/32
191719
19
GWE
BWE
BW
d
adv
ADSC
ADSP
clk
CE0
CE1
CE2
BW
c
BW
b
BW
一个
oe
ZZ
LBO
oe
clk
36/32
36/32
一个
[18:0]
: 点此下载
