DP8428V-80_集成电路资料查询网

TLF8649
DP8428NS32828 DP8429NS32829
1 兆位 高 速度 动态 ram ControllerDrivers
九月 1991
DP8428NS32828 DP8429NS32829
1 兆位 高 速度 动态 ram ControllerDrivers
概述 描述
这 DP8428 和 DP8429 1M dram ControllerDrivers 是
设计 至 提供 ‘‘no-waitstate’’ CPU 接口 至 dy-
namic ram 阵列 的 向上 至 8 Mbytes 和 larger 这
DP8428 和 DP8429 是 量身定制 用于 32-有点 和 16-有点 系统-
透射电镜 requirements respectively 两者都有 设备 是 预制
使用 National’s 新建 氧化物 隔离 高级 低 电源
肖特基 (als) 流程 和 使用 设计 技术 哪个
启用 他们 至 显著 出点-执行 全部 其他 LSI 或 dis-
克里特岛 备选方案 入点 speed 水平 的 integration 和 电源
consumption
每个 设备 集成 这 以下内容 关键 1M dram con-
troller 功能 开启 一个 单独 单片 device 超 精确
延迟 line 9 有点 刷新 counter fall-穿透 行 列
和 银行 选择 输入 latches RowColumn 地址 mux-
ing logic 车载 高 电容性负载 ras
 CAS 写
启用 和 地址 输出 drivers and 精确 控制 信号-
nal 计时 用于 全部 这 above
入点 订单 至 指定 每个 设备 用于 ‘‘true’’ 最差 案例 operat-
ing conditions 全部 计时 参数 是 保证 同时
这 芯片 是 驾驶 这 电容式 荷载 的 88 DRAMs 包括-
ing 跟踪 capacitance 这 chip’s 延迟 计时 逻辑 使
使用 的 一个 专利 新建 延迟 线 技术 哪个 保持 交流电
偏斜 至
g
3 ns 结束 这 已满 v
抄送
范围 的
g
10% 和 透射电镜-
温度 范围 的
b
55

Cto
一个
125

C 这 DP8428 和
DP8429 保函 一个 最大值 RASIN 至 CASOUT 延迟 的
80 ns 或 70 ns 甚至 同时 驾驶 一个 8 Mbyte 记忆 阵列
与 错误 校正 检查 比特 included 两个 速度 选择-
ed 选项 的 这些 设备 是 显示 入点 这 开关
特性 截面 的 这个 document (续)
特点
y
使 dram 接口 和 刷新 任务 出现 virtu-
盟友 透明 至 这 CPU 制作 DRAMs 作为 容易 至
使用 作为 静态 RAMs
y
具体而言 设计 至 消除 CPU 等待 国家 向上 至
10 MHz 或 超越
y
消除 20 离散 组件 用于 重大 板
真实 estate reduction 系统 电源 储蓄 和 这
消除 的 芯片到芯片 交流电 偏斜
y
车载 超 精确 延迟 线
y
车载 高 电容式 RAS casWE和 地址
驱动程序 (指定 驾驶 88 DRAMs 直接)
y
交流电 指定 用于 直接 寻址 向上 至 8 Mbytes
y
低 powerhigh 速度 双极性 氧化物 隔离 流程
y
向下 管脚 和 功能 兼容 与 256k
dram ControllerDrivers DP8409A DP8417 DP8418
和 DP8419
内容
y
系统 和 设备 块 图表
y
推荐 同伴 组件
y
设备 连接 图表 和 管脚 定义
y
设备 DifferencesDP8428 vs DP8429
y
模式 的 操作
(说明 和 计时 图表)
y
应用程序 描述 和 图表
y
DCAC 电气 Specifications 计时 图表 和
测试一下 条件
系统 图表
TLF8649–1
三态

是 一个 已注册 商标 的 国家 半导体 Corp
PAL

是 一个 已注册 商标 的 和 已使用 下 许可证 与 单片 Memories Inc
c
1995 国家 半导体 公司 rrd-b30m105printed 入点 U S A

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

TLF8649 DP8428NS32828 DP8429NS32829 1 兆位高速度动态 ram ControllerDrivers 九月 1991 DP8428NS32828 DP8429NS32829 1 兆位高速度动态 ram ControllerDrivers 概述描述这 DP8428 和 DP8429 1M dram ControllerDrivers 是设计至提供 ‘‘no-waitstate’’ CPU 接口至 dy- namic ram 阵列的向上至 8 Mbytes 和 larger 这 DP8428 和 DP8429 是量身定制用于 32-有点和 16-有点系统- 透射电镜 requirements respectively 两者都有设备是预制使用 National’s 新建氧化物隔离高级低电源肖特基 (als) 流程和使用设计技术哪个启用他们至显著出点-执行全部其他 LSI 或 dis- 克里特岛备选方案入点 speed 水平的 integration 和电源 consumption 每个设备集成这以下内容关键 1M dram con- troller 功能开启一个单独单片 device 超精确延迟 line 9 有点刷新 counter fall-穿透行列和银行选择输入 latches RowColumn 地址 mux- ing logic 车载高电容性负载 ras  CAS 写启用和地址输出 drivers and 精确控制信号- nal 计时用于全部这 above 入点订单至指定每个设备用于 ‘‘true’’ 最差案例 operat- ing conditions 全部计时参数是保证同时这芯片是驾驶这电容式荷载的 88 DRAMs 包括- ing 跟踪 capacitance 这 chip’s 延迟计时逻辑使使用的一个专利新建延迟线技术哪个保持交流电偏斜至 g 3 ns 结束这已满 v 抄送范围的 g 10% 和透射电镜- 温度范围的 b 55  Cto 一个 125  C 这 DP8428 和 DP8429 保函一个最大值 RASIN 至 CASOUT 延迟的 80 ns 或 70 ns 甚至同时驾驶一个 8 Mbyte 记忆阵列与错误校正检查比特 included 两个速度选择- ed 选项的这些设备是显示入点这开关特性截面的这个 document (续) 特点 y 使 dram 接口和刷新任务出现 virtu- 盟友透明至这 CPU 制作 DRAMs 作为容易至使用作为静态 RAMs y 具体而言设计至消除 CPU 等待国家向上至 10 MHz 或超越 y 消除 20 离散组件用于重大板真实 estate reduction 系统电源储蓄和这消除的芯片到芯片交流电偏斜 y 车载超精确延迟线 y 车载高电容式 RAS casWE和地址驱动程序 (指定驾驶 88 DRAMs 直接) y 交流电指定用于直接寻址向上至 8 Mbytes y 低 powerhigh 速度双极性氧化物隔离流程 y 向下管脚和功能兼容与 256k dram ControllerDrivers DP8409A DP8417 DP8418 和 DP8419 内容 y 系统和设备块图表 y 推荐同伴组件 y 设备连接图表和管脚定义 y 设备 DifferencesDP8428 vs DP8429 y 模式的操作 (说明和计时图表) y 应用程序描述和图表 y DCAC 电气 Specifications 计时图表和测试一下条件系统图表 TLF8649–1 三态  是一个已注册商标的国家半导体 Corp PAL  是一个已注册商标的和已使用下许可证与单片 Memories Inc c 1995 国家半导体公司 rrd-b30m105printed 入点 U S A

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com