W24L010A
128K
×
8 高 速度 cmos s塔蒂克 ram
出版物 释放 日期: 九月 1999
-1-修订 a2
概述 描述
这 w24l010a 是 一个 高 速度, 低 电源 cmos 静态 ram 有组织的 作为 131072
×
8 比特 那
操作 开启 一个 单独 3.3-电压 电源 供应. 这个 设备 是 已制造 使用 winbond's 高
业绩 cmos 技术.
f性质
•
高 速度 访问权限 时间:10/12/15 ns (最大值.)
•
低 电源 消费:
−
活动: 300 mw (典型值.)
•
单独 +3.3v 电源 供应
•
完全 统计集成电路 操作
•
全部 输入 和 产出 直接 ttl/lvttl
兼容
•
三个-州 产出
•
可用 软件包: 32-管脚 300 密耳 soj,
skinny 倾角 和 tsop
管脚 configuratiions
v
A8
A9
我们
1
2
3
4
5
24
25
26
27
28
nc
A7
A6
A5
A12
A4
A3
A2
A1
6
7
8
9
20
21
22
23
A11
oe
一个10
CS1
我/o8
我/o7
我/o6
我/o5
10
11
12
13
16
17
18
19
A0
我/o2
我/o3
我/o1
14
15
我/o4
A13
v
A14
A16
32
31
30
29
A15
CS2
dd
ss
1
2
3
4
5
6
7
8
9
11
12
14
15
16
A15
A12
A7
A6
A5
A4
A3
A2
A1
v
CS2
我们
A13
A8
oe
A10
CS1
我/o7
我/o6
我/o5
我/o4
DQ3
dd
32-管脚
TSOP
A11
A9
nc
32
31
30
29
27
26
25
24
23
22
21
20
19
18
17
A14
我/o8
A16
v
ss
DQ2
DQ1
10
13 A0
28
块 图表
A0
.
CS1
A16
我们
我/o1
我/o8
oe
c o 右e?
v
v
.
.
数据 我/o
阵列
解码器
核心
CS2
.
控制
dd
ss
管脚 描述
符号 描述
A0
−
A16
地址 输入
我/o1
−
我/o8
数据 输入/产出
CS1
, cs2
芯片 选择 输入
我们
写 启用 输入
oe
output 启用 输入
v
dd
电源 供应
v
ss
接地
nc 否 连接
: 点此下载
