W25P022A
64K
×
32 突发 流水线 高速
cmos 静态 ram
出版物 释放 日期: 九月 1996
- 1 - 修订 a1
概述 描述
这 w25p022a 是 一个 高-速度, 低-电源, 同步猝发 流水线 cmos 静态 ram
有组织的 作为 65,536
×
32 比特 那 操作 开启 一个 单独 3.3-电压 电源 供应. 一个 内置 两位 突发
地址 计数器 支架 两者都有 pentium
突发 模式 和 线性 突发 模式. 这 模式 至 是
处决 是 受控 由 这LBO 管脚. 流水线 或 非-流水线 的 这 数据 产出 是 受控 由
这英尺 管脚. 一个 贪睡 模式 减少 电源 耗散.
这w25p022a 支架 两者都有 2t/2t 模式 和 2t/1t 模式, 哪个 可以 是 已选择 由 管脚 42. 这
默认 模式 是 2t/1t, 与 管脚 42 低. 至 开关 至 2t/2t 模式, 偏差 管脚 42 至 vDDQ. 这 州 的
管脚 42 应该 不 是 已更改 之后 电源 向上. 这 2t/2t 模式 将 维持 一个 循环 的 有效 数据
输出 入点 一个 突发 阅读 循环 当 这 设备 是 取消选择 由 ce2/ CE3 . 这个 模式 支架 3-1-1-1-
1-1-1-1 入点 一个 两个-银行, 背靠背 突发 阅读 循环. 开启 这 其他 手, 这 2t/1t 模式 禁用
数据 输出 内 一个 循环 入点 一个 突发 阅读 循环 当 这 设备 是 取消选择 由 ce2/ CE3 . 入点 这个
模式, 这 设备 支架 仅 3-1-1-1-2-1-1-1 入点 一个 两个-银行, 背靠背 突发 阅读 循环.
特点
•
同步 操作
•
高速 访问权限 时间: 6/7 ns (最大值.)
•
单独 +3.3v 电源 供应
•
个人 字节 写 能力
•
3.3v lvttl 兼容 我/o
•
时钟-受控 和 已注册 输入
•
异步 输出 启用
•
流水线/非-流水线 数据 输出 能力
•
支架 贪睡 模式 (低-采购订单wer 州)
•
内部 突发 计数器 支架 英特尔 突发 模式
&放大器; 线性 突发 模式
•
支架 两者都有 2t/2t &放大器; 2t/1t 模式
•
已打包 入点 100-管脚 qfp 或 tqfp
块 图表
一个(15:0)
数据 我/o
注册
输入
注册
控制
逻辑
注册
右
64k x 32
核心
阵列
ce(3:1)
BWE
clk
oe
GW
ADSC
ADSP
adv
LBO
bw(4:1)
我/o(32:1)
英尺
ZZ
ms
: 点此下载
