ds027 (v3.1) july 5, 2000
www.xilinx.com
1
产品 规格
1-800-255-7778
© 2000 xilinx, 公司 全部 权利 保留. 全部 xilinx 商标, 已注册 商标, patents, 和 免责声明 是 作为 已列出 一个t
http://www.xilinx.com/法律.htm
.
全部 其他 商标 和 已注册 商标 是 这 适当的ty 的 他们的 各自 业主. 全部 规格 是 主题 至 change 无 通知.
特点
• 一次性 可编程 (otp) 只读 记忆
设计 至 商店 配置 比特流 的 xilinx
fpga 设备
• 简单 接口 至 这 fpga; 需要 仅 一个 用户
我/o 管脚
• 可级联 用于 存储 更长 或 多个 比特流
• 可编程 重置 极性 (活动 高 或 活动
低) 用于 兼容性 与 不同的 fpga 解决方案
• xc17128e/el, xc17256e/el, xc1701 和 xc1700l
系列 支持 快 配置
• 低功耗 cmos 浮动 闸门 流程
• xc1700e 系列 是 可用 入点 5v 和 3.3v 版本
• xc1700l 系列 是 可用 入点 3.3v 仅
• 可用 入点 紧凑型 塑料 软件包: 8-管脚 soic,
8-管脚 voic, 8-管脚 pdip, 20-pin soic, 20-pin plcc,
44-管脚 plcc 或 44-管脚 vqfp.
• 编程 支持 由 领先 程序员
制造商.
• 设计 支持 使用 这 xilinx alliance 和
foundation 系列 软件 软件包.
• 保证 20 年份 生活 数据 保留
描述
这 xc1700 家庭 的 配置 proms 提供 一个
容易-至-使用, 成本效益 方法 用于 存储 大型 xilinx
fpga 配置 比特流.
当 这 fpga 是 入点 主人 串行 模式, 它 生成 一个
配置 时钟 那 驱动器 这 舞会. 一个 短 访问权限
时间 之后 这 上升 时钟 边缘, 数据 出现 开启 这 舞会
数据 输出 管脚 那 是 已连接 至 这 fpga d
入点
管脚. 这
fpga 生成 这 适当的 号码 的 时钟 脉冲 至
完成 这 配置. 一次 已配置, 它 禁用 这
舞会. 当 这 fpga 是 入点 奴隶 串行 模式, 这 舞会
和 这 fpga 必须 两者都有 是 时钟 由 一个 传入 信号.
多个 设备 可以 是 连接 由 使用 这 ceo
输出 至 驱动器 这 ce输入 的 这 以下内容 设备. 这
时钟 输入 和 这 数据 产出 的 全部 proms 入点 这个
链条 是 互联互通. 全部 设备 是 兼容 和
可以 是 级联 与 其他 成员 的 这 家庭.
用于 设备 编程, 要么 这 xilinx alliance 或 foun-
检测 系列 发展 系统 编译 这 fpga
设计 文件 进入 一个 标准 十六进制 格式, 哪个 是 然后 trans-
费雷德 至 大多数 商业 舞会 程序员.
0
xc1700e 和 xc1700l 系列
配置 proms
ds027 (v3.1) july 5, 2000
08
产品 规格
右
图 1:
简化 块 图表 (是否 不 显示 编程 电路)
非易失存储器
细胞
矩阵
地址 计数器
ce
数据
oe
输出
clk
v
抄送
v
pp
地
ds027_01_021500
tc
oe
重置/
oe/
重置
或
CEO
: 点此下载
