1:4 时钟 扇出 缓冲区
comlink™ 系列
CY2DP814
柏树 半导体 公司
• 3901 北 第一 街道 • San Jose • ca 95134 • 408-943-2600
文件 #: 38-07060 rev. *b 修订 12月 15, 2002
特点
•
低 电压 操作
•
v
dd
= 3.3v
•
1:4 扇出
•
单独-输入 可配置 用于 lvds, lvpecl, 或 lvttl
•
四 差速器 对 的 lvpecl 产出
•
驱动器 50-欧姆 荷载
•
低 输入 电容
•
低 输出 偏斜
•
低 传播 延迟
—
典型 (tpd &指示灯; 4 ns)
•
工业 版本 可用
•
可用 软件包 包括 tssop, soic
描述
这 柏树 cy2 系列 的 网络 电路 是 生产
使用 高级 0.35-微米 cmos 技术, 实现 这
行业
’
s 最快 逻辑.
这 柏树 cy2dp814 扇出 缓冲区 特点 一个 单独 lvds-
或 一个 单独 lvpecl-兼容 输入 和 四 lvpecl 输出
对.
设计 用于 数据 通信 时钟 管理 应用程序-
阳离子, 这 扇出 从 一个 单独 输入 减少 正在加载 开启 这
输入 时钟.
这 cy2dp814 是 理想 用于 两者都有 水平 翻译 从
单端 至 lvpecl 和/或 用于 这 分布 的
lvds-基于 时钟 信号. 这 柏树 cy2dp814 有
可配置 输入 之间 逻辑 家庭. 这 输入 可以 是
可选择 用于 一个 lvpecl/lvttl 或 lvds 信号, 同时 这
输出 驱动程序 支持 lvpecl 有能力 的 驾驶 50-欧姆
线条.
块 图表
管脚 配置
输出
in+ 6
入点- 7
16 q1a
15 q1b
14 q2a
13 q2b
10 q4a
9 q4b
12 q3a
11 q3b
lvds /
lvpecl /
LVTTL
配置 2
en1 1
en2 8
LVPECL
16
15
14
13
12
11
10
9
1
2
3
4
5
6
7
8
CY2DP814
16 管脚 tssop / soic
EN1
配置
VDD
VDD
IN+
入点-
EN2
地
Q1A
Q1B
Q2A
Q2B
Q3A
Q3B
Q4A
Q4B
: 点此下载
