DM74LS466WM_集成电路资料查询网

TLF6435
DM74LS465 (dm81ls95a)dm74ls466 (dm81ls96a)dm74ls467 (dm81ls97a)
DM74LS468 (dm81ls98a) 触发-状态 Octal 缓存区
九月 1991
DM74LS465 (dm81ls95a)dm74ls466 (dm81ls96a)
DM74LS467 (dm81ls97a)dm74ls468 (dm81ls98a)
触发-状态

Octal 缓存区
一般 描述
这些 设备 提供 eight 二-输入 缓存区 在 各自 包装-
age 所有 雇用 这 newest 低-电源-肖特基 TTL tech-
nology 一个 的 这 二 输入 至 各自 缓存区 是 使用 作 一个
控制 线条 至 门 这 输出 在 这 高-阻抗
state 当 这 其它 输入 passes 这 数据 通过 这 buff-
er 这 ’LS465 和 ’LS467 呈现 真实 数据 在 这 outputs
当 这 ’LS466 和 ’LS468 是 inverting 在 这 ’LS465
和 ’LS466 versions 所有 第八 触发-状态 使能 线条 是
common 和 进入 通过 一个 2-输入 也不 gate 在 这
’LS467 和 ’LS468 versions 四 缓存区 是 使能 从
一个 一般 line 和 这 其它 四 缓存区 是 使能
从 另一 一般 line 在 所有 具体情况 这 输出 是
放置 在 这 触发-状态 情况 用 应用 一个 高 逻辑
水平的 至 这 使能 pins 这些 设备 代表 octal 低
电源-肖特基 版本 的 这 非常 popular DM5474365
366 367 和 368 (dm8095 96 97 和 98) 触发-状态
十六进制 buffers
特性
Y
Octal 版本 的 popular DM74365 366 367 和 368
(dm8095 96 97 和 98)
Y
典型 电源 消耗
LS465 467 (ls95a 97a) 80 mW
LS466 468 (ls96a 98a) 65 mW
Y
典型 传播 延迟
LS465 467 (ls95a 97a) 15 ns
LS466 468 (ls96a 98a) 10 ns
Y
低 电源-schottky 触发-状态 技术
连接 图解
双-在-线条 包装
TLF6435–1
TLF6435–3
TLF6435–2
TLF6435–4
顺序 号码 DM74LS465WMDM81LS95AWM DM74LS465NDM81LS95AN
DM74LS466WMDM81LS96AWM DM74LS466NDM81LS96AN
DM74LS467WMDM81LS97AWM DM74LS467NDM81LS97AN
DM74LS468WMDM81LS98AWM 或者 DM74LS468NDM81LS98AN
看 NS 包装 号码 M20B 或者 N20A
触发-状态

是 一个 注册 商标 的 国家的 半导体 Corporation
C
1995 国家的 半导体 公司 rrd-b30m105printed 在 U S A

标　题:
内　容:
用户名:

手机号:	(*未登录用户需填写手机号,手机号不公开,可用于网站积分.)

本平台电子爱好着纯手工中文简译:	截至2020/5/17日,支持英文词汇500个

TLF6435 DM74LS465 (dm81ls95a)dm74ls466 (dm81ls96a)dm74ls467 (dm81ls97a) DM74LS468 (dm81ls98a) 触发-状态 Octal 缓存区九月 1991 DM74LS465 (dm81ls95a)dm74ls466 (dm81ls96a) DM74LS467 (dm81ls97a)dm74ls468 (dm81ls98a) 触发-状态  Octal 缓存区一般描述这些设备提供 eight 二-输入缓存区在各自包装- age 所有雇用这 newest 低-电源-肖特基 TTL tech- nology 一个的这二输入至各自缓存区是使用作一个控制线条至门这输出在这高-阻抗 state 当这其它输入 passes 这数据通过这 buff- er 这 ’LS465 和 ’LS467 呈现真实数据在这 outputs 当这 ’LS466 和 ’LS468 是 inverting 在这 ’LS465 和 ’LS466 versions 所有第八触发-状态使能线条是 common 和进入通过一个 2-输入也不 gate 在这 ’LS467 和 ’LS468 versions 四缓存区是使能从一个一般 line 和这其它四缓存区是使能从另一一般 line 在所有具体情况这输出是放置在这触发-状态情况用应用一个高逻辑水平的至这使能 pins 这些设备代表 octal 低电源-肖特基版本的这非常 popular DM5474365 366 367 和 368 (dm8095 96 97 和 98) 触发-状态十六进制 buffers 特性 Y Octal 版本的 popular DM74365 366 367 和 368 (dm8095 96 97 和 98) Y 典型电源消耗 LS465 467 (ls95a 97a) 80 mW LS466 468 (ls96a 98a) 65 mW Y 典型传播延迟 LS465 467 (ls95a 97a) 15 ns LS466 468 (ls96a 98a) 10 ns Y 低电源-schottky 触发-状态技术连接图解双-在-线条包装 TLF6435–1 TLF6435–3 TLF6435–2 TLF6435–4 顺序号码 DM74LS465WMDM81LS95AWM DM74LS465NDM81LS95AN DM74LS466WMDM81LS96AWM DM74LS466NDM81LS96AN DM74LS467WMDM81LS97AWM DM74LS467NDM81LS97AN DM74LS468WMDM81LS98AWM 或者 DM74LS468NDM81LS98AN 看 NS 包装号码 M20B 或者 N20A 触发-状态  是一个注册商标的国家的半导体 Corporation C 1995 国家的半导体公司 rrd-b30m105printed 在 U S A

	电话：13410210660 QQ : 84325569
	联系方式： E-mail:CaiZH01@163.com